请问在做封装的时候，Assembly层可以不做么？

iliketolearn · 发表于 2024-3-29 16:11

您需要登录才可以下载或查看，没有帐号？注册

x

杜老师的书里面，在最后出ASM的时候，我看是直接用的Silkscreen, 在做封装的时候有个Assembly,请问，是不是做封装用的Assembly层是不是可以不做。谢谢！

yangjinxing521 · 发表于 2024-3-29 16:30

Assembly我都是实际大小，silkscreen可能比实际大

Dc202305294a · 发表于 2024-3-29 16:21

目前我们公司都是用Silkscreen层，Assembly一般在画封装的时候个人习惯也加上

iliketolearn · 发表于 2024-3-29 17:06

好的，谢谢！

aarom · 发表于 2024-3-29 18:21

提示: 作者被禁止或删除内容自动屏蔽

th2010-gc01 · 发表于 2024-3-31 15:38

aarom 发表于 2024-3-29 18:21( c1 N+ o4 m3 m1 U8 F7 ]* {( \ b- [4 ~
當然可以, 主要看公司和個人未來的規畫.0 M0 `& g, A: Z; ?. X+ I
. a* O; E1 t; K' l
公司:

请问规范来说，元件封装都要画哪几层呢？那几层各有什么用？

billjet · 发表于 2024-3-31 21:54

如果你会有导三维图的需求，把这层给做出来就知道有多么惬意了。

aarom · 发表于 2024-4-1 00:50

提示: 作者被禁止或删除内容自动屏蔽

yamazakiryuji · 发表于 2024-4-1 08:46

如果设计不是很密集的话，完全可以用丝印层代替装配层，有些设计零件密度比较高，零件的位号在丝印层不能全部放的下，那么就需要添加装配层来放位号。一般建库我都会做一层，以备不时之需。

w_w · 发表于 2024-4-4 10:39

可以不用做丝印层和place bound层就够用了

林果果 · 发表于 2024-4-4 15:16

业界习惯封装工程师会在assembly层画封装实体大小

帐号		自动登录	找回密码
密码			注册

推荐内容 /1