designer学习求助贴

beyondoptic · 发表于 2012-8-23 11:04

上传工程文件，帮忙看看

yuxuan51 · 发表于 2012-8-23 11:18

beyondoptic 发表于 2012-8-23 10:41 ' i+ @4 m( O0 h0 X. Q
[warning] models:vsource(warning): b_io6_17.dc_src_pd - eliminating self-looping zero valued DC ...

上面不是说了么，让你把power=on改成power=off

还有IO buffer作为输入端使用时输入信号要接IO脚，不要接logic in脚，logic in脚可以悬空

buymoreba · 发表于 2014-1-15 10:38

提醒一下初学者，这个例子中作者在s参数模型上输入和输出对应有点错误，正确应该是U27_12对应U37_4,U27_11对应U37_15,U27_10对应U37_5。否则出来的波形逻辑上有错误。

帐号		自动登录	找回密码
密码			注册

[Ansys仿真] designer学习求助贴

评分

浏览过的版块

推荐内容 /1