关于晶体包地还是包电源的问题

wangjing

晶体放在bottom面，其相邻层是3.3V电源层。为防止干扰，我用地把晶体包起来了，老板说这样做不对，要用3.3V电源包地，然后在包的电源附近加一个电容连到地上，这样做有道理吗？电源本身就是干扰源，我直接包地为什么不对，求解释？

yangjinxing521

他怎么说，你就怎么做啊。谁让他是老板，出问题找他啊。。都是打工的听话就行。

tjukb

持续关注中。。。。
只讨论技术问题，不关注潜规则，哈哈。

l1454828

我能想到的一种解释，就是参考3.3V的平面，包3.3V的电源，如参考旁边的V3.3包铜，信号回路会更小，回路电感会降低，理论上貌似是这样会好的，但是我也是第一次想这个问题，一般处理成包地的。
从干扰上来讲，可能单板上的3.3V质量要求不是很高，旁边还放了一个电容，问题应该不大。
再或者你那的地是模拟地？要求比较敏感的地？
你老板水准有多高？

PS：表示怀疑是可以的，但一定要按老板的要求去做啊，亲。
8 c' a; n0 L/ q

wangjing

l1454828 发表于 2012-9-5 18:05
0 r8 [- B  q/ L! f; Q6 h我能想到的一种解释，就是参考3.3V的平面，包3.3V的电源，如参考旁边的V3.3包铜，信号回路会更小，回路电感 ...

' X2 R% |/ L7 }, h只是单纯的数字地，他说参考什么就要包什么，不仅仅是这样，包括晶体跟旁边信号线的隔离，都要铺电源，不能铺地，然后加电容连到地。老板是位博士，知识很渊博，很多问题的处理，都是我第一次听说，比如有些电源需要在信号层铺铜，然后和电源层连接，连接的地方都要加1000uF的大电容（不是因为跨切割，线路没有跨切割）。

joshcky

听老板的，没错.

l1454828

wangjing 发表于 2012-9-6 10:49
只是单纯的数字地，他说参考什么就要包什么，不仅仅是这样，包括晶体跟旁边信号线的隔离，都要铺电源，不 ...

# G6 D: j1 K+ q; G* |! c恩，确实是有道理的。看来应该是这样的，但是一般情况下影响应该没有那么大，没那么严格的要求。
9 r5 E: `( [# n! F# Q下面的电源的处理应该是高频芯片的电源吧，是为了减小与地平面间的距离，从而增大两个平面间的电容为了PI好。

yjma

{:soso_e115:}

yjma

不明白

黑牛

有这么好的老板，有的学习了，真好

okele

l1454828 发表于 2012-9-6 11:14
恩，确实是有道理的。看来应该是这样的，但是一般情况下影响应该没有那么大，没那么严格的要求。
: u1 o" M1 R( k2 O0 a, j# r下面的 ...

不太明白，可以说具体点吗

太仓一黍

可以这样处理，没有问题这么干过

michael.chang

wangjing 发表于 2012-9-6 10:49
$ F# ^7 k  L( N8 }# b只是单纯的数字地，他说参考什么就要包什么，不仅仅是这样，包括晶体跟旁边信号线的隔离，都要铺电源，不 ...

  k; d# A7 s( j1 H) j% F有道理。
! S/ i4 j7 S1 g信号层铺电源，是为了增加层间电容。与增加1000uF电容的要求相符，对电源完整性方面有好处。
很多这样的细节问题，设计人员有时候一时没有想到，顿悟后会有大进步。你老板很细心负责啊，跟这样的老板，楼主有福了。

canghaimurong

以前没想过这个问题，不过提出后，这种方式也是合理的，直流电源和地本身就是恒定值，同样是可做参考的。晶体为防止干扰，在外圈做包地或包电源处理效果不会相差太多，唯一的区别就是，到地和电源层的距离问题。但这种设计，能体现出一个LAYOUT人员的细致与能力，一看你们老板就有国外设计经验。

luchengzhou

高手，长见识了！