找回密码
 注册
关于网站域名变更的通知
查看: 960|回复: 9
打印 上一主题 下一主题

请教叠层参数影响大不

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-9-6 11:12 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
新按样板画了一个BGA封装,4片DDR2的链式结构的板子.' d, B# M( L9 L5 \8 e$ b! a8 L
作板时没有考虑叠层参数,作出来后,发现内存跑266M时都不够稳定,样板是跑400M的,线长,线宽都是按样板约束作的。
  S" h7 p0 c' S. h6 C" p4 b3 ]0 I在266MHz时,阻抗影响大吗?还是有其它可能?9 W2 E! `$ }1 \# b& g, W

评分

参与人数 1贡献 +10 收起 理由
eeicciee + 10 发图片吧

查看全部评分

该用户从未签到

2#
发表于 2012-9-6 20:58 | 只看该作者
做PCB的时候,没有做阻抗要求?阻抗还是有影响的。你可以适当的提高DDR的电压(1.9V),这样时序裕量会大一些。

该用户从未签到

3#
发表于 2012-9-6 21:54 | 只看该作者
样板的约束是怎么样的???DDR2用链式结构?DDR3才可以用的。
- o# a% `! R3 U8 N2 G$ e1 ^给你的板子截个图发上来大家看看吧。

该用户从未签到

4#
 楼主| 发表于 2012-9-7 10:04 | 只看该作者
谢谢楼上两位,我提高些电压试下,. Q# V* I! H8 K2 \
这样的图片不知能否看清

ddr.JPG (170.96 KB, 下载次数: 3)

ddr.JPG

该用户从未签到

5#
 楼主| 发表于 2012-9-7 10:05 | 只看该作者
是DDR3的片子,我的错

该用户从未签到

6#
发表于 2012-9-7 14:47 | 只看该作者
以下是个人看法:. H+ n- _  `" H  f% ~2 E
1、绕线很漂亮,整齐
" g, S5 J+ C* h5 Y6 w2 ~4 M* q2、性能上不去,因为走线太长了(DDR3和CPU再近一些,DDR3相互之间也可以再近一些)

该用户从未签到

7#
发表于 2012-9-7 15:07 | 只看该作者
我说嘛,DDR2的怎么可能走链式结构呢!首先cpu跟DDR确实有点远,不知道那中间的空间你留出来做什么用的!建议稍微靠一靠。其次就是你的阻抗的匹配,EMC的考虑。。

该用户从未签到

8#
发表于 2012-9-7 15:11 | 只看该作者
还是阻抗的问题,我见过比这长的。不做阻抗肯定是不行的

该用户从未签到

9#
 楼主| 发表于 2012-9-18 10:24 | 只看该作者
重新投板了,期待有好结果

该用户从未签到

10#
发表于 2012-9-18 10:42 | 只看该作者
whydo 发表于 2012-9-18 10:24
1 p" u; r# h, u9 k2 s. Y" d重新投板了,期待有好结果

) H- c% `" H: R8 j  |重新投板后的图片也发来看看吧1!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-13 20:03 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表