DRC方面问题

北极星 · 发表于 2012-9-7 14:38

您需要登录才可以下载或查看，没有帐号？注册

x

在布局布线时会出现一些错误（例如：L/L；L/S;S/V等），其中L/L是允许存在这样的错误，其他的错误是不允许的。
问题是有没有办法隐藏L/L的错误提示。
就是在从多错误中不显示其中一种或多种的错误。就像是在很多网络的飞线中，我隐藏部分网络飞线，显示部分飞线类似功能！

在水一方@羽球 · 发表于 2012-9-7 15:01

LL怎么会是允许存在的呢！有些线与线之间间距太小是生产不出来的

twffwt · 发表于 2012-9-7 15:09

可以关掉DRC显示的

twffwt · 发表于 2012-9-7 15:11

可以关掉DRC显示的

北极星 · 发表于 2012-9-7 15:29

在水一方@羽球发表于 2012-9-7 15:01
9 l! o! t# o/ R+ z* q, aLL怎么会是允许存在的呢！有些线与线之间间距太小是生产不出来的

这个怎么说呢！举个例子吧！
有一个元件，它pin和pin之间距离为16，可是我要求线间距为40.这样在画线的时候，与pin靠近的地方免不了会有L/L的错误。这个错误是允许它存在，因为你无法改变！

北极星 · 发表于 2012-9-7 15:30

twffwt 发表于 2012-9-7 15:11 & n4 o" s* I, |: r: i% a( H
可以关掉DRC显示的

关了DRC，就关了所有，我只要关一部分！
当然可以改约束规则，我不想去改规则！

wpcgood · 发表于 2012-9-7 15:51

北极星发表于 2012-9-7 15:29
8 Z9 C3 \& r- B. m+ y' h( K这个怎么说呢！举个例子吧！: Z [5 W, f+ U+ \& A! I
有一个元件，它pin和pin之间距离为16，可是我要求线间距为40.这样在画线的时 ...

这种情况你不会画constraint area么？

wpcgood · 发表于 2012-9-7 15:52

北极星发表于 2012-9-7 15:29
) x( ]& v: s7 g. P8 u$ ?$ M+ K" Q; q这个怎么说呢！举个例子吧！7 }4 _1 Q: T+ E1 Y# ]! G, I f
有一个元件，它pin和pin之间距离为16，可是我要求线间距为40.这样在画线的时 ...

这种情况你画一个constraint area 不就还了

北极星 · 发表于 2012-9-7 16:39

wpcgood 发表于 2012-9-7 15:52
' H8 V! P8 ~) M这种情况你画一个constraint area 不就还了

没试过这种方式！不会画。我百度一下！

在水一方@羽球 · 发表于 2012-9-10 16:06

北极星发表于 2012-9-7 15:29 , f3 Z$ T% Q5 B% {8 M0 m" d$ @6 a
这个怎么说呢！举个例子吧！/ c6 \7 T; ]8 L% _# V Q
有一个元件，它pin和pin之间距离为16，可是我要求线间距为40.这样在画线的时 ...

这个的话你就要给这两个pin周围做个局域框了，你是用cadence画的吗？哪个版本的？
constraint area画个框，规则设上去就OK了

ggbingjie · 发表于 2012-9-11 08:23

我也有同样的问题待解决，怎么样关掉部分DRC，因为有些允许存在

jekyllcao · 发表于 2012-9-11 08:33

论坛里有教你怎样添加和设置constraint area的帖子，搜搜看！

帐号		自动登录	找回密码
密码			注册

推荐内容 /1