Cadecn17.4 PCB绘制中，悬空(NC)管脚怎么处理，需要连线接地吗？

Harley123

新手小白，想问一下：
/ ^9 K- K0 m' v* R6 ]/ d% o0 vCadecn17.4 PCB绘制中，悬空(NC)管脚怎么处理，需要连线接地吗？
谢谢！
1 m( R( f: |6 h+ w& O& r

solo13

不是根据网表连吗？要自己画原理图？

cffz

不需要，原理图时叉掉就好了

6940

需要画的，无特定的答案，你看看IC框图。

apeng168

PCB绘制问原理图网络连接问题

Harley123

想询问的问题就是PCB layout绘制，原理图上NC 管脚会打叉X，但在PCB 绘制中，这个NC pin脚是不是也不用连接什么，不用管它？

xbxq

Harley123 发表于 2024-10-22 12:16
; ?1 P- C7 q; [- A/ b( O: h想询问的问题就是PCB layout绘制，原理图上NC 管脚会打叉X，但在PCB 绘制中，这个NC pin脚是不是也不用连接 ...

是的，不用管它就行

Harley123

xbxq 发表于 2024-10-22 15:44
$ J! v! `- o9 X: T% P4 s是的，不用管它就行

好的，谢谢

Harley123

aarom 发表于 2024-10-23 10:50
7 e) e) c9 W$ `6 b* [; r4 _& q總言:

悬空(NC)管脚怎么处理, 是依硬體工程師給的資料為主.

* {  N1 ^6 ^$ t您好，非常感谢您的回复！
6 L1 v; }& b& M) D2 b+ t目前我用到的芯片，芯片的数据手册写道这个NC pin 是Test pin, 它的备注是工厂测试芯片专用pin；所以，这样我不知道是不是需要做接地处理。
- T8 ]( Q+ n' e* t. |我自己查询资料是：1，如果是芯片的输入Pin, 则需要做接地处理，2，如果是芯片的输出Pin, 则可以不做处理。
针对这种情况下的NC Pin, 直接悬空会影响芯片的其它输出信号吗？
我自己是刚开始接触设计，这方面的经验不是特别多，所以，想请教一下，谢谢！
8 L8 A. t& B* P1 g
1 Z, w$ d- c9 t, ~

Harley123

aarom 发表于 2024-10-23 11:29
輸出: 代表你們有設定這接腳是高或低電壓.
: s/ f! E& k: n, W0 E: s" }輸入: 代表這接腳要直接接到高或低電壓. 若原廠是這解釋, 是 ...

好的，谢谢您的回复！我先按照您说的，先预留位置出来，接个10K电阻，后续不需要了，可以不接。
主要怕的是不接的话，直接悬空不知道会不会影响芯片，如果拉低了，应该就不影响了。另外，芯片数据手册里面没有特别说明这个Test Pin用法, 只是备注了Pin 的定义。
! x; ^0 {  q' t谢谢您的回复！