关于网站域名变更的通知

EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 请问allegro做封装时空开的引脚如何处理

发新帖

查看: 951|回复: 5

上一主题

下一主题

请问allegro做封装时空开的引脚如何处理

该用户从未签到

电梯直达

跳转到指定楼层

1^#

发表于 2012-10-12 10:34 | 只看该作者回帖奖励

回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

请教一个allegro的问题，比如一个BGA的封装，中间空了几排引脚，我做封装时直接把这几排引脚删掉了，但导入PCB的时候元件放置不了，会报错，说“component add failed，not all device pins found in package symbol”，这种情况我该如何处理？

收藏0 淘帖0 支持！0 反对！1

下载资料威望不够？点击查看获取威望的N种方法>>

回复

EDA365微信号及QQ群号！

该用户从未签到

2^#

发表于 2012-10-12 13:25 | 只看该作者

原理图中的也删掉

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

3^#

发表于 2012-10-12 13:41 | 只看该作者

你别删啊，删掉干嘛，留着让它无NET就好了啊。

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

4^#

发表于 2012-10-12 14:04 | 只看该作者

没看明白，是BGA那颗料本身就少了那几排P，还是那几排P不接信号被你删了。如果是前者就删掉，

按2楼说的，检查一下原理图的封装跟PCB的封装有没有对应上

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

5^#

发表于 2012-10-12 18:00 | 只看该作者

原理图元件库和PCB封装库管脚号数和管脚名要求匹配，如果不一致，pcb无法导入封装

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

6^#

发表于 2012-10-13 02:20 | 只看该作者

用other方式导网表可忽略管脚数不一致的问题，前提是封装的管脚数要大于或者等于原理图管脚数。。。

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

发新帖

推荐内容 /1

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-18 12:17 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表