28G serdes信号如何仿真？

yyao

主板上有个FPGA芯片，有几组Serdes信号，连到板边的QSFP28连接器上。这个连接器是表贴的。

$ b. D' [5 f% J9 N* Y* i1 b
0 ~( C: ]0 I+ |+ Q, l+ H板子贴装好以后，信号比较差，误码率较高，想请教下：
1、是否需要整条链路做一个仿真？
2、还是单独对QSFP28连接器PAD，以及FPGA BGA部分单独仿真就可以？
3、对于QSFP28连接器PAD，如何设置端口？
请大神不吝指教，谢谢。
$ G/ ?) x7 M8 j  [+ d

wangmengsu915

Chip-to-Module 有802.3协议规范要求的，排查：（1）插损是否超标（~7.3dB以内）；（2）链路阻抗不连续点（bga via, QSFP28 连接处）是否仿真优化？（3）FPGA发送端预加重参数是否设置； 基本上不需要全链路仿真的