TA的每日心情 | 开心
2025-9-30 15:19 |
|---|
签到天数: 3 天 [LV.2]偶尔看看I
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
工具平台：培训课程使用的部分软硬件工具由培训方提供。
6 d; t8 @0 g% {0 F软件工具：Xilinx Vivado 2020.2 硬件工具：性能好的PC机；Xilinx ZYBO板卡。 ]% A- L9 M6 W$ @/ t2 V% p" c. @: i
课程内容由以下6章：% D' }7 ^4 ~# O- m" n( Z: I
1章 高能FPGA体系结构与平台设计/ {8 _ j8 h: S" s# H8 V- w
1.1 FPGA底层架构与可编程逻辑资源深度解析' s& I. O) E( ]" O! u, }- ^9 b
1.2 底层原语级深度应用0 U# M' W" }4 P# g$ y6 a& P
1.3 FPGA电气特性与IO接口电平标准分析
7 V& I' l. r$ `- `0 R# N1.4 FPGA分类、性能评估与选型策略
, Q7 t: z* @$ Y: \1.5 高速AXI总线协议剖析4 K, S) h+ S% F9 X5 i& O: r
1.6 基于Vivado的FPGA资源进阶分析$ l2 J% m* I( S8 h1 \0 Z
2章 低速接口协议设计与工程实现+ s+ T/ O+ P4 G1 ?/ f' \
2.1 RS232/RS485/RS422异步串行通信机制与实现
/ A& V3 o/ l% l2.2 I²C多控制串行总线设计与实现
" Q2 m& x; h. C. b2.3 SPI高速同步串行接口设计与实现, a* A# k5 b/ Z0 q
2.4 EMIF外部存储及DSP接口设计与时序分析
8 u1 A% S$ h( ?2.5 基于UDP协议栈的以太网接口实现
) A0 O* \ ~% H. c* {; n' u6 Y& G. X2.6 低速接口深入浅出手写实验1 |4 k- v3 _" Y" ^, Z' d' [0 v7 _$ O
3章 SERDES高速接口深入解析
2 I( w$ f/ V$ B- d( ~+ ~3.1 SERDES接口基本原理" H* a& {) ~# B6 E+ c0 `
3.2 发射/接收链路底层结构
: `. |% K* G* v @# J" l3.3 工程化SERDES解决方案与IBERT眼图分析
" O& h/ B9 N, r6 q+ W3.4基于AURORA协议的万兆光纤接口进阶实验/ g; B) b, s V5 o
4章RapidIO高速互连接口设计与实现
$ O$ I \ u/ Y1 _4.1 RapidIO协议层结构与传输机制深度解析: ~9 z: ?( I i8 x6 Z+ ~
4.2 Xilinx RapidIO IP核配置与定制化设计
! K* M6 q7 y4 }7 y! g/ e1 K4.3 Xilinx RapidIO端点设计实例& M% V. h$ E$ L, q6 }
5章 PCI Express总线体系与DMA高速传输技术) E* q5 I" p3 X9 m2 y4 N
5.1 PCIe 协议深度解析- K7 b' _! f" ~4 _, @# M
5.2 Xilinx PCIe解决方案与IP核深入使用1 B x" e; c4 C; U( |
5.3 基于PCIe DMA的高速数据链路设计与驱动联调实例
7 v. G9 a5 G/ s6 [3 q1 {6章 DDR高带宽存储与HBM超高带宽存储实现
t) Q+ c2 C& q P6 D6 r6.1 存储接口演进与体系结构分析" Y. k9 R3 d- F8 z( a1 L
6.2 DDR3存储控器设计原理及FPGA实现
, K; `3 l. Y/ v. S# L6.3 Xilinx MIG IP核配置与性能优化
1 g; s8 Z+ @7 \ o$ r0 { u6 H6.4 DDR3存储典型实现（实验）
$ T a5 S# G* K( R6.5 基于Ultrascale+的HBM超高带宽存储技术与应用实例, n8 Q3 B, W6 T" @; {+ m# v
请联系132中际赛威6985刘老师7695
, Q2 R) r# v+ J+ f5 x6 I6 r1 Z f- Z1 h
7 `/ L O/ k1 w& w2 m# i |
|
/1 
楼主
收藏
淘帖
支持！
反对！