ADC的数据线需要等长吗

flywinder

型号  AD4630-24BBCZ如下图，8根数据线需要参考clk等长吗，

* ^7 |2 Y3 [: _9 {! _6 V3 R

huo_xing

这种一看就是并行线。理论上需要，但是实际要不要做看信号速率，不是特别高级的adc一般都可以不做。高速的adc一般是差分输出

超級狗

DDR Mode SCK Clock Period = 10ns（約略）
訊號也就約略 100MHz 等級，理論上與早期 200MHz EDO DRAM 相當。

$ h' I$ ]! e  F1 K! o( g6 j8 E( u
. N' y; N6 w# X9 N! o: ?
9 j% |. v' K0 N  ^/ z+ C7 k
# g7 O& P9 @4 v% e
! n- P4 Y$ D3 q( ^6 L

超級狗

之前有人發過這個 PCB Layout Design Guide！
  W) m- c$ Y. k) u1 a

earth天王

需要高速的adc一般是差分输出
0 k! I4 F7 p" D3 m

huo_xing

超級狗 发表于 2025-10-31 11:55
DDR Mode SCK Clock Period = 10ns（約略）
( G" i5 L. W7 q' Q, `+ {訊號也就約略 100MHz 等級，理論上與早期 200MHz EDO DRAM 相 ...

' ^" T& F# A' ?, P1 Z% G( {, M2 |严格来说，等长针对的数据和时钟之间。数据线内部是没有要求的。但是pcb设计为了方便，所有数据时钟打包成一组，方便好记。
5 E, j  l) ^) w# B) {6 _3 u就这个图上参数来说，clk和data之间时序要满足tHSD0和tDSDO之间的差值。也就是最小5ns左右。考虑信号过冲，抖动等按1ns算。普通FR4板材，1ns的延时完全可以忽略。
* Y3 @% D. {0 ?+ r9 a( @

" D( X! t0 m4 w- H  j$ M, i