时钟电路问题

acheng1230

图片一为布局布线电路
- e* b2 x" N* b% b: D二为电路图，我想问问众位能人这样布线和电路图的走向不同，会对时钟信号有影响吗？

eeicciee

你的空间很大，可以摆的更好一下。你这样会无故产生很多stub走线，不好。

acheng1230

eeicciee 发表于 2012-10-29 16:13
: g; z! a: M! s1 n) ]5 j" z4 P你的空间很大，可以摆的更好一下。你这样会无故产生很多stub走线，不好。

STUB走线是指的拐角太多吗？我那个是两层板，和其他的器件避让条件比较多，但是按照原理图上的摆放空间还是有的，就是不知道这两种布线对时钟信号有什么影响

eeicciee

一般情况下你的才25M，影响不大（还要看看你时钟走线是不是太长）
但是严格来讲，这样布局走线是不对的

acheng1230

eeicciee 发表于 2012-10-29 16:32
一般情况下你的才25M，影响不大（还要看看你时钟走线是不是太长）
. F$ [2 `$ M( }* |5 _但是严格来讲，这样布局走线是不对的

哦，谢谢了

zzlhappy

你这个频率又不高，这样摆问题不大，主要是那你那两根进IC PIN的走线没有走好！