关于Candence SiP中Conductor线宽修改的问题

Kelly-小春 · 发表于 2012-11-7 12:48

您需要登录才可以下载或查看，没有帐号？注册

x

由于Conductor线路跨度比较大，又考虑到约束的问题，所以想修改局部Conductor的宽度，把个别的Conductor变窄一点。
哪路大师可以帮忙解答。谢谢

xiahang · 发表于 2012-11-7 13:15

哇。。。。做封装》？牛XX呀

eeicciee · 发表于 2012-11-7 15:13

xiahang 发表于 2012-11-7 13:15 # g8 T+ l. f9 W6 S
哇。。。。做封装》？牛XX呀

做封装的好还是PCB好？

Kelly-小春 · 发表于 2012-11-7 15:30

eeicciee 发表于 2012-11-7 15:13 # @7 Z" P0 \# n% w# M
做封装的好还是PCB好？

PCB比较容易，而且工艺也比较纯熟。封装可以达到4层、6层，再往上很困难的

Kelly-小春 · 发表于 2012-11-7 15:32

有没有大师可以帮忙解惑啊，给点指导撒

eeicciee · 发表于 2012-11-7 15:47

Kelly-小春发表于 2012-11-7 15:30 0 k* g4 ^1 J' U6 X. E+ ]
PCB比较容易，而且工艺也比较纯熟。封装可以达到4层、6层，再往上很困难的

PCB层数更多，模块也多，复杂吧？
如果是SIP的话，层数少，基本上就是拉线工呀。
人个看法

Kelly-小春 · 发表于 2012-11-7 16:04

eeicciee 发表于 2012-11-7 15:47
5 ?% u; E1 Y' zPCB层数更多，模块也多，复杂吧？
- I# H# C7 o( Z7 y如果是SIP的话，层数少，基本上就是拉线工呀。
2 H- B8 t( V' g m- q" [! l7 n% H人个看法

SiP也要考虑电源完整性和信号完整性的，而且制程能力的问题、空间的限制，6层以上的封装很困难，三批量验证都很难过关的。一般都2层、4层量产的多，封装的尺寸跟PCB比起来小多了

pjh02032121 · 发表于 2012-11-7 16:10

选上ring，右键cut就可以了
当做shape处理也行
都能解决你的问题

1000pin以上的BGA，substrate超过10层的也有，看需求了。

eeicciee · 发表于 2012-11-7 17:02

Kelly-小春发表于 2012-11-7 16:04 % u7 T4 v0 m: Z: t$ f) X! q, [ [
SiP也要考虑电源完整性和信号完整性的，而且制程能力的问题、空间的限制，6层以上的封装很困难，三批量验 ...

SIP有PI SI问题，那PCB更有这些问题了啊

Kelly-小春 · 发表于 2012-11-8 15:25

pjh02032121 发表于 2012-11-7 16:10 % w% I0 Z' B5 M. H6 I/ `/ W# }
选上ring，右键cut就可以了
9 f1 `2 D! R- ?" r1 x当做shape处理也行
都能解决你的问题

这个方法没试成功，你确定那方法适用SiP的吗？

0aijiuaile · 发表于 2013-2-4 17:22

Kelly-小春发表于 2012-11-8 15:25 % O5 W1 @1 r; L% [8 z% V
这个方法没试成功，你确定那方法适用SiP的吗？

当做shape处理就OK了，封装会引入更多的overshoot，而PI方面感觉WB肯定也会更差点。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1