找回密码
 注册
关于网站域名变更的通知
查看: 1574|回复: 3
打印 上一主题 下一主题

实现模拟地和数字地单点链接的方法???

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-11-14 15:09 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 zengeronline 于 2012-11-14 15:13 编辑   m2 r& h" T8 M0 w( I. Y  p/ t
; @  K! k9 h% H: {- g8 |
大家好6 Z/ i; F) ^: N% u0 r
我现在有这样的一个问题,& N+ E5 u$ y$ j
板上有数字地(GND)模拟地(GND_U1),内层2走的为GND,在别的层铺有GND_U1,现在想把这两个网络不相关的层通过过孔链接起来,5 F: o! w1 r9 M* Y- ^7 D
过孔应该怎么制作???9 _- N  m1 Z1 }+ _% E" P
( {5 E" c/ G" l- s2 H8 m
# C  p2 p# ?  {6 h, H5 ~4 a! i
我本来是想把过孔加个 gndtie layer,在这个里面去掉 flash和anti ecth,但是我把这个做好的焊盘调到板上,anti ecth还是存在,不知道该怎么弄,以前看帖子的时候看到有人提过一次,不知道在哪里了
! ~) c* n! P' ?" ?- ~
! r* o7 D6 u# E3 W; m* A我用的那个芯片的demon板是用pads画的,它给加了个 ground tie layer,在这层里需要单点链接的过孔出拉了个矩形的shape,然后在出光绘是把这个加的tie层加入到了地层的光绘中,然后过孔焊盘全链接实现了GND_U1和GND的链接
  z4 A  e1 d: a6 S) o* b4 N$ M
4 C- z2 O9 Y9 s5 ~这个方法我在allegro里面也试了,在board geometry里加了个gndtie层,然后画了个矩形,出光绘时也加到了gnd光绘层,但是没有起到预想的效果,anti etch还是把链接隔开了(使用cam350查看获知的),allegro 15.7,GND为第二层阴片
- b) _- Y3 M5 f. w3 x我直接在底层单点链接的过孔那里铺static的shape,然后赋值为GND网络都是被anti etch隔开的
5 Z% N* Q" c* G6 H, y3 H( `6 J. [/ l
1 }4 A. S5 u3 q
- B/ @9 x1 B% D; }1 i" |+ ^不要建议加个电感或0欧姆电阻什么的来链接,不想这样做,就像能够直接链接
( z% |$ g9 q6 e6 a' [, d! Z. U# _
谁给帮帮忙,谢谢
, J- m7 t" X: }. e- l8 F/ g
* Y; M$ j7 f1 M. Y8 `# |& a6 M- b2 H6 O# d3 R8 f6 C1 H* X

allegro.png (104.57 KB, 下载次数: 3)

allegro.png

pad.png (46.5 KB, 下载次数: 6)

pad.png

该用户从未签到

2#
发表于 2012-11-14 16:09 | 只看该作者
按照个人看法:你可以这样做,从你的板子中炸出过孔的库,打开你会发现这个库在LAYERS这层里是按照你板子的叠层来填写内部层的,然后你就改里面的ANTI-PAD,然后保存成另一个名字,再在板子里添加这个特殊的过孔库,然后在需要的地方打这个过孔,试验过,可行,不知道这个 对你是不是对你有帮助

该用户从未签到

3#
 楼主| 发表于 2012-11-14 23:58 | 只看该作者
本帖最后由 zengeronline 于 2012-11-15 00:04 编辑
! F- b4 H' E; s' H, E, [; }
caonimmjjj 发表于 2012-11-14 16:09
  \/ k/ v8 _$ y; N+ @0 G1 S' D1 h按照个人看法:你可以这样做,从你的板子中炸出过孔的库,打开你会发现这个库在LAYERS这层里是按照你板子的 ...
- B. l; _# P. }3 ~4 @# Q( |
" M- {* W& ~2 Q/ u8 _
哈哈,哥们儿,多谢,已经按照你说的搞定了/ F  T$ c: u; `8 Q) P7 ~+ j5 u
再增加一点,这个特殊的过孔需要添加 No_Drc 属性才能把 GND 层的drc报错去掉,去掉后就可以出光绘了,( M& Q) j2 d- ]! ^3 C
pcb图上和光绘的图上显示的都是正确的
: d6 U. L, A( v8 `9 B2 \' v. }& B在出光绘文件的日志(photoplot.log)里,关于GND层的警告也很清楚的表明了这个特殊处理的问题- W9 c  O% F0 O3 e7 g9 N
" [& n: K9 x8 X( m  N
有一点点遗憾的是不能设置为花焊盘链接,只能是全链接

  1. " V/ d3 z% R' ]# m. C& N, L1 j
  2.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (331.96 3349.68)., Z2 S* e* G) H, G- G
  3.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (471.18 3349.68).! V3 z$ ^: @# ~( h6 ^) J
  4.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (500.00 3419.29).
    , \$ t" l% _$ R9 T8 L  q# i: P
  5.     WARNING: Null ANTI-PAD specified for padstack VIA50-25-70-L2TIE at (2646.42 1997.50).; i: z. `; z; W4 j( v% v1 ^9 O+ ]
  6.     WARNING: Null ANTI-PAD specified for padstack VIA50-25-70-L2TIE at (2646.42 2072.50).
    , E' k% F! c; l; F
  7.     WARNING: Null ANTI-PAD specified for padstack VIA50-25-70-L2TIE at (2646.42 2147.50).1 p) R: U' ?1 I* p0 N3 h" B
  8.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (5237.48 11.10).
    : R5 g6 q9 |# A' f8 M5 b- G  Y
  9.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (5307.09 -17.72).0 @3 N5 }% x. h7 y2 t/ {' F
  10.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (5307.09 179.14).1 v/ z6 M/ s0 }$ a& L
  11.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (5237.48 150.32).
    5 n, B4 f1 L- T5 N
复制代码

gnd-1.png (81.87 KB, 下载次数: 2)

第四层的GND_U1

第四层的GND_U1

gnd-2.png (87.94 KB, 下载次数: 3)

第二层的GND(阴片)

第二层的GND(阴片)

该用户从未签到

4#
发表于 2012-11-15 09:53 | 只看该作者
不客气,共同学习成长
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-2 20:15 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表