AD9如何设置器件引脚间距很小的设计规则？

sy_lixiang · 发表于 2012-11-28 17:34

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

事件板子的间距鬶设置为10mil。板子上有一个器件，它内部的引脚间距很小，小于10mil，我把它设置为5mil。如下图

但布完线后，依然报间隔不条例规则。如下图：

哪里没有设置对呢？？？

zhanweiming2014 · 发表于 2014-11-13 08:46

吴鸣发表于 2012-12-3 22:19
0 ?: u& M1 X i2 w& z这类规则我一般在原理图中添加，点击放置->
7 T( t- h1 f- m3 e5 [/ UDirectives-> Blanket& {6 M# s! e8 R; ]( K$ a6 G1 A
->PCB Layout

这个方法，对于原理设计也是很方便

denniszeng · 发表于 2014-10-30 13:32

对于了这类设计规则经常用到，要么针对单个器件要么针对这一类的封装或创建Class去设定，若设置好规则后有报错那就把默认最小间距规则修改下即可。

JIMDENG · 发表于 2014-10-30 11:01

如果吴鸣大师说的方法可行，那就是一个很好的方法！有空试试。

liuchao6102616 · 发表于 2012-11-28 18:01

优先权设置成最高

sy_lixiang · 发表于 2012-11-28 20:32

liuchao6102616 发表于 2012-11-28 18:01
1 F9 L) K* M: S2 T7 ~" P' e优先权设置成最高

MCU的间距规则优先级为1，默认的优先级为2。
谢谢你的回复，但问题没解决。

黑驴蹄子 · 发表于 2012-11-29 08:24

在MCU上盖一块ROOM
然后设置ROOM规则，比较方便

huasheng501 · 发表于 2012-11-29 08:40

你设这个规则无非是为了看得时候不会报错，事实上你这个不是约束条件，所以，这一类的报错你不用管它

liuchao6102616 · 发表于 2012-11-29 09:38

按照楼主的设置应该也可以啊为什么不行呢？我这里那样设置是可以实现的。

lidean · 发表于 2012-11-29 09:42

是不是间距比5mil还小啊？

liuchao6102616 · 发表于 2012-11-29 14:54

知道是什么情况了你的设置是对的，报错的不是器件管脚间距，是连到器件上的线间距报错了

sy_lixiang · 发表于 2012-12-3 21:48

huasheng501 发表于 2012-11-29 08:40
/ ]5 n* n5 L! |9 M你设这个规则无非是为了看得时候不会报错，事实上你这个不是约束条件，所以，这一类的报错你不用管它

其实你说的是这样的，我可以不理它的。但是还是想把问题搞清楚。

sy_lixiang · 发表于 2012-12-3 21:49

黑驴蹄子发表于 2012-11-29 08:24
7 W" c) C+ ]" P0 [: o- n& S在MCU上盖一块ROOM0 U9 H# M# u6 s+ O4 d$ O9 Y; l
然后设置ROOM规则，比较方便

这也是一个好方法，我回头试试研究一下。

sy_lixiang · 发表于 2012-12-3 21:50

lidean 发表于 2012-11-29 09:42
$ V* x- I; O/ r; G) n是不是间距比5mil还小啊？

不是这样的，是这个单片机内部引脚间距小于10mil，我把内部规则设成5mil以后，布线时从引脚往外拉线，还是会报错的，只是不知道怎么把这种错误给它干掉。

sy_lixiang · 发表于 2012-12-3 21:51

liuchao6102616 发表于 2012-11-29 14:54
# X7 O$ m- N6 h2 z2 z% @* M3 i知道是什么情况了你的设置是对的，报错的不是器件管脚间距，是连到器件上的线间距报错了

哥们，对对对，就是这个意思，你是怎么设置的啊？快教教我。。。

吴鸣 · 发表于 2012-12-3 22:19

这类规则我一般在原理图中添加，点击放置->
Directives-> Blanket
->PCB Layout
->Net Class
添加网络类的好处在于不必更新过多的规格到PCB，这样你圈起来的网络都归属到一个类，CPU Class

注意执行检查时先把这种安全间距规则的enabled去掉，难免你圈起来的网络别的地方也有，都弄这么小的间距也不好。所以先检查其他的，最后只看到芯片周围线报警时，把这个enabled打开即可！

huasheng501 · 发表于 2012-12-4 08:39

吴鸣发表于 2012-12-3 22:19
3 g+ L; r+ I8 y+ `5 d4 a+ q. b# q2 P' k这类规则我一般在原理图中添加，点击放置->
1 o- Z- W6 `3 v+ UDirectives-> Blanket
6 ]6 J* s7 {+ B ->PCB Layout

不要这么复杂，在PCB里可以直接添加class，具体做法是按D+C,新建一个class，在选择网络添加到这个class，就可以了。像这个报错，只要你的线宽比器件管脚窄，那就忽略它，没必要花这些不必要的时间，如果你硬是要改，那就把线与线的间距规则关掉，如果还是报错的话，你把所有到所有的最小间距改小。

吴鸣 · 发表于 2012-12-4 08:45

huasheng501 发表于 2012-12-4 08:39 / f* R( A1 Q* s7 m
不要这么复杂，在PCB里可以直接添加class，具体做法是按D+C,新建一个class，在选择网络添加到这个class， ...

如果都关掉不利于DRC检查好不好，你是一个一个添加方便，还是把原理图圈起来添加方便；真是搞不懂你？

帐号		自动登录	找回密码
密码			注册

AD9如何设置器件引脚间距很小的设计规则？

EDA365欢迎您登录！

推荐内容 /1