allegro pcb si 仿真中cross section设置

lihuizju

pcb si 仿真中，cross section的设置中，将层设置成plane和Conductor对仿真结果的影响是什么？有人知道么？
: d. p* U5 {0 |+ s最近在做仿真时，发现如果不在cross section中设置plane，信号线将找不到参考面，会把走线当成microstrip line，得到的阻抗与极其不准确。无论板子的实际叠层结构是怎么样的。
原来的想法是，如果在走线的下方铺铜，那么仿真软件应该能自动将走线算成Micro Strip。但实际结果并不是。非得设置成Plane，Si才会正确识别。这就带来了另一个问题，如果我将Plane中，走线下方挖空，此时SI仿真时，并不会知道下方被挖空了，而 是始终认为是完整平面，仿真结果并不准确。不知道cadence到底是如何想的。

exclaim

欲仿真的走線真實結構下方是平面，那麼疊層設定中就要設定成PLANE，阻抗才會正確。
" E3 o3 t7 p' E1 a: f' {
6 K4 c, d5 B  Q1 u如果走線跨過了平面上的裂縫或者平面分割線，則疊層設定中右邊的SHIELD選項<不要>核取，抽取拓撲時在跨越分割處即會以一高阻抗的模型來表現。

lihuizju

exclaim 发表于 2012-12-26 17:22
欲仿真的走線真實結構下方是平面，那麼疊層設定中就要設定成PLANE，阻抗才會正確。
( Y" x* k, W' O4 n
1 }' N- v: r: e# p3 s; _1 h如果走線跨過了平面上 ...

% _) W% c; S, P7 o不好意思。现在才看到回复。的确如您据说。谢谢！

Gionee