找回密码
 注册
关于网站域名变更的通知
查看: 4256|回复: 3
打印 上一主题 下一主题

[Cadence Sigrity] allegro pcb si 仿真中cross section设置

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-11-30 14:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
pcb si 仿真中,cross section的设置中,将层设置成plane和Conductor对仿真结果的影响是什么?有人知道么?
& `+ h# _5 C) n- k最近在做仿真时,发现如果不在cross section中设置plane,信号线将找不到参考面,会把走线当成microstrip line,得到的阻抗与极其不准确。无论板子的实际叠层结构是怎么样的。
( S" B" |/ j' I" ]9 s; \& d原来的想法是,如果在走线的下方铺铜,那么仿真软件应该能自动将走线算成Micro Strip。但实际结果并不是。非得设置成Plane,Si才会正确识别。这就带来了另一个问题,如果我将Plane中,走线下方挖空,此时SI仿真时,并不会知道下方被挖空了,而 是始终认为是完整平面,仿真结果并不准确。不知道cadence到底是如何想的。

该用户从未签到

2#
发表于 2012-12-26 17:22 | 只看该作者
欲仿真的走線真實結構下方是平面,那麼疊層設定中就要設定成PLANE,阻抗才會正確。
+ S' f4 Z: ^7 P5 k
; g' _4 A; Q2 |/ u  B如果走線跨過了平面上的裂縫或者平面分割線,則疊層設定中右邊的SHIELD選項<不要>核取,抽取拓撲時在跨越分割處即會以一高阻抗的模型來表現。

该用户从未签到

3#
 楼主| 发表于 2013-1-11 16:19 | 只看该作者
exclaim 发表于 2012-12-26 17:22
0 H1 d. h! S. K+ g+ b. V, q4 H欲仿真的走線真實結構下方是平面,那麼疊層設定中就要設定成PLANE,阻抗才會正確。
" m9 W, }5 A6 b, L( R3 \% f* ]* |! A+ \
如果走線跨過了平面上 ...

/ a# `  N" b7 x7 @8 l# b不好意思。现在才看到回复。的确如您据说。谢谢!

该用户从未签到

4#
发表于 2013-4-9 15:59 | 只看该作者
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-14 18:01 , Processed in 0.093750 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表