DDR3之PCB拓扑结构

李秀芳

1.点对点拓扑 point-to-point scheduling
4 ^9 }( z  Y3 h  [
该拓扑结构简单，整个网络的阻抗特性容易控制，时序关系也容易控制，常见于高速双向传输信号线；常在源端加串行匹配电阻来防止源端的二次反射。

2.菊花链结构 daisy-chain scheduling

如下图所示，菊花链结构也比较简单，阻抗也比较容易控制。菊花链的特征就是每个接收端最多只和2个另外的接收端/发送端项链，连接每个接收端的stub线需要较短。该结构的阻抗匹配常在终端做，用戴维南端接比较合适。
" s5 f0 [' o2 u6 @9 Q1 D1.点对点拓扑 point-to-point scheduling
1 N- m9 y, l* u* ]
( A2 P$ [' R( z! w  b( f该拓扑结构简单，整个网络的阻抗特性容易控制，时序关系也容易控制，常见于高速双向传输信号线；常在源端加串行匹配电阻来防止源端的二次反射。
7 u1 _. t% I2 t! u' \# P. R
2.菊花链结构 daisy-chain scheduling
/ |5 H  u: C5 e
如下图所示，菊花链结构也比较简单，阻抗也比较容易控制。菊花链的特征就是每个接收端最多只和2个另外的接收端/发送端项链，连接每个接收端的stub线需要较短。该结构的阻抗匹配常在终端做，用戴维南端接比较合适。
" a6 z9 Q  A! T, W7 u
3. fly-by scheduling
/ V( J/ R) `( \7 ^4 m* f$ k
该结构是特殊的菊花链结构，  stub线为0的菊花链。不同于DDR2的T型分支拓扑结构，DDR3采用了fly-by拓扑结构，以更高的速度提供更好的信号完整性。fly-by信号是命令、地址，控制和时钟信号。如下图所示，源于存储器控制器的这些信号以串行的方式连接到每个DRAM器件。通过减少分支的数量和分支的长度改进了信号完整性。然而，这引起了另一个问题，因为每一个存储器元件的延迟是不同的，取决于它处于时序的位置。通过按照DDR3规范的定义，采用读调整和写调整技术来补偿这种延迟的差异。fly-by拓扑结构在电源开启时校正存储器系统。这就要求在DDR3控制器中有额外的信息，允许校准工作在启动时自动完成。
! z8 o- ]9 G" f3 y" S4 N
在写调整期间，存储器控制器需要补偿额外的跨越时间偏移（对每个存储器器件，信号延迟是不同的），这是由于fly-by拓扑结构及选通和时钟引入的。源CK和DQS信号到达目的地有延迟。对于存储器模块的每个存储器元件，这种延迟是不同的，必须逐个芯片进行调整，如果芯片有多于一个字节的数据，甚至要根据字节来进行调整。该图说明了一个存储器元件。存储器控制器延迟了DQS，一次一步，直到检测到CK信号从0过渡到到1。这将再次对齐DQS和CK，以便DQ总线上的目标数据可以可靠地被捕获。由于这是由DDR3存储器控制器自动做的，电路板设计人员无须担心实施的细节。设计人员会从额外的裕度中得到好处，这是由DDR3存储器控制器中的写调整的特性所创建的。

. b0 z0 u0 ~. T: H: r3 |( {
4. 星形结构 star scheduling

; [$ r& D! C) n2 q* z( X6 {& n. u( Z" q结构如上图所示，该结构布线比较复杂，阻抗不容易控制，但是由于星形堆成，所以时序比较容易控制。星形结构需要特别注意D点到适合于单项数据传输，从D-R，而不适合于从R-D。匹配方式一般在R端做匹配，消除终端反射。
/ Y& S( v, Q  v* v' O7 b
5.远端簇结构 far-end cluster scheduling

/ u1 q% Q' Y$ `" F0 @( [4 L
远端簇结构可以算是星形结构的变种，要求是D到中心点的长度要远远长于各个R到中心连接点的长度。各个R到中心连接点的距离要尽量等长，匹配电阻放置在D附近，常用语DDR的地址、数据线的拓扑结构。
+ v: E& Y) E/ F0 _! w& k

3. fly-by scheduling

该结构是特殊的菊花链结构，  stub线为0的菊花链。不同于DDR2的T型分支拓扑结构，DDR3采用了fly-by拓扑结构，以更高的速度提供更好的信号完整性。fly-by信号是命令、地址，控制和时钟信号。如下图所示，源于存储器控制器的这些信号以串行的方式连接到每个DRAM器件。通过减少分支的数量和分支的长度改进了信号完整性。然而，这引起了另一个问题，因为每一个存储器元件的延迟是不同的，取决于它处于时序的位置。通过按照DDR3规范的定义，采用读调整和写调整技术来补偿这种延迟的差异。fly-by拓扑结构在电源开启时校正存储器系统。这就要求在DDR3控制器中有额外的信息，允许校准工作在启动时自动完成。

3 @1 t/ Q6 y0 l# L  h6 i在写调整期间，存储器控制器需要补偿额外的跨越时间偏移（对每个存储器器件，信号延迟是不同的），这是由于fly-by拓扑结构及选通和时钟引入的。源CK和DQS信号到达目的地有延迟。对于存储器模块的每个存储器元件，这种延迟是不同的，必须逐个芯片进行调整，如果芯片有多于一个字节的数据，甚至要根据字节来进行调整。该图说明了一个存储器元件。存储器控制器延迟了DQS，一次一步，直到检测到CK信号从0过渡到到1。这将再次对齐DQS和CK，以便DQ总线上的目标数据可以可靠地被捕获。由于这是由DDR3存储器控制器自动做的，电路板设计人员无须担心实施的细节。设计人员会从额外的裕度中得到好处，这是由DDR3存储器控制器中的写调整的特性所创建的。

8 Z  ]# ~" M6 M# t  z
4. 星形结构 star scheduling
" n: Y! b8 }  L
结构如上图所示，该结构布线比较复杂，阻抗不容易控制，但是由于星形堆成，所以时序比较容易控制。星形结构需要特别注意D点到适合于单项数据传输，从D-R，而不适合于从R-D。匹配方式一般在R端做匹配，消除终端反射。

8 o5 ]4 I5 q4 S1 m3 h' `5.远端簇结构 far-end cluster scheduling
' v1 E) w# C6 Q
' ^8 w5 t/ `5 h  o" V4 |
. d: m, [  N0 P( Q+ T远端簇结构可以算是星形结构的变种，要求是D到中心点的长度要远远长于各个R到中心连接点的长度。各个R到中心连接点的距离要尽量等长，匹配电阻放置在D附近，常用语DDR的地址、数据线的拓扑结构。
0 E( h" Y% C3 Y! O6 {" W2 }" ~9 V$ d
- L/ }2 b8 D1 ?: U. p

wangzhe19831

没有图啊

brace1108

没有图啊，看不懂

liangjiatian

怎么没有图？？

yangjinxing521

讲了一大堆，有图比啥都好使。。

shenzhiwu333

是的，有图看起来容易理解

cxt668

有操作说明吗？

freeren

网上拷贝的吧，这样帖子最没意思了。浪费时间看

ayalcy

楼上的你懂吗，要学会尊重别人的成果，无论是从什么渠道获得的，对大家总是有益的{:soso_e148:}

fenghychinafp

卤煮，无图无真相。。。