找回密码
 注册
关于网站域名变更的通知
查看: 3767|回复: 16
打印 上一主题 下一主题

PCB设计检查表

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-12-4 14:39 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 李秀芳 于 2012-12-4 14:40 编辑 , d3 L# o: e. R! w
7 a' Z3 u0 x) f8 K/ ~6 q
一、确保PCB网表与原理图描述的网表一致4 m" V5 ~. ~% i
  u7 V. E3 z( t* }) Q' L5 f6 |, p
二、布局大致完成后需检查
8 d1 ^* P, z5 \
5 t4 r: c0 g* T) ?# A外形尺寸 - l# m. B5 K% Z4 S1 S, ~
确认外形图是最新的
) E& P  K2 v( a4 n6 [确认外形图已考虑了禁止布线区、传送边、挡条边、拼板等问题 8 y  k+ s1 f; @5 d' t
确认PCB 模板是最新的
- C$ g6 Z" x3 P& m* m  t0 J% P比较外形图,确认PCB 所标注尺寸及公差无误, 金属化孔和非金属化孔定义准确
4 N6 i- j6 _! f: O% Z1 I确认外形图上的禁止布线区已在PCB 上体现
/ y: s( [6 j. f( S; a$ {' j6 z: L( N! v布局 ; R3 D: e, i& ?% q* W5 r8 B3 z
数字电路和模拟电路是否已分开,信号流是否合理
. z1 {0 D( F4 X' f1 P时钟器件布局是否合理 $ E% D& ~) ?+ T" o$ i- [8 W2 k
高速信号器件布局是否合理 8 C% r/ p' a% O$ A$ I' x
端接器件是否已合理放置(串阻应放在信号的驱动端,其他端接方式的应放在信号的接收端) & p" ?1 T2 E1 d9 e; |
IC 器件的去耦电容数量及位置是否合理 0 Z' ^7 T7 [8 Y: D2 X$ U/ p$ F
保护器件(如TVS、PTC)的布局及相对位置是否合理
* r6 D% p+ t5 ?是否按照设计指南或参考成功经验放置可能影响EMC 实验的器件。如:面板的复
, X0 C* q% J) x( _, x6 D) f位电路要稍靠近复位按钮
+ Q3 `" d1 F: K, R/ O& @* W4 [较重的元器件,应该放置在靠近PCB 支撑点或支撑边的地方,以减少PCB 的翘曲 7 Z$ ?/ X+ d; D% M! ?
对热敏感的元件(含液态介质电容、晶振)尽量远离大功率的元器件、散热器等+ s1 E7 R( m4 H6 P) Q
热源 5 C" @$ d- w4 D/ V8 {+ v$ [
器件高度是否符合外形图对器件高度的要求 # `3 H/ J1 B. S5 ~' n) L  H, x0 _5 B
压接插座周围5mm 范围内,正面不允许有高度超过压接插座高度的元件,背面不5 d5 h! P1 d- u4 o8 ]) e, F
允许有元件或焊点 ! q% j6 r. ~9 b3 x0 P9 B) x
在PCB 上轴向插装较高的元件,应该考虑卧式安装。留出卧放空间。并且考虑固6 U% x( ^" g$ a$ [! p% \" a
定方式,如晶振的固定焊盘 4 P) y7 Y/ _( {6 l5 S& N, \
金属壳体的元器件,特别注意不要与其它元器件或印制导线相碰,要留有足够的. D% o8 @7 h  c6 I4 k3 z
空间位置
6 K; x2 F! N# i母板与子板,单板与背板,确认信号对应,位置对应,连接器方向及丝印标识正确
5 [, D3 j9 k8 C& u$ `打开TOP 和BOTTOM 层的place-bound, 查看重叠引起的DRC 是否允许
4 Q% D! T8 E3 b$ W6 K6 |+ c波峰焊面,允许布设的SMD 种类为:0603 以上(含0603)贴片R、C、SOT、
5 Q9 H7 r7 k) ZSOP(管脚中心距≥1 mm)
6 i1 x8 e9 v- Y! Z* k波峰焊面,SMD 放置方向应垂直于波峰焊时PCB 传送方向 4 v7 v- s/ a3 }6 P
波峰焊面,阴影效应区域为0.8 mm(垂直于PCB 传送方向)和1.2 mm(平行于/ j' i% u* T, J) U: d: d) N3 ~" {! Q
PCB 传送方向),钽电容在前为2.5mm。以焊盘间距判别
  Y5 N) l4 ?# r! w. F) F元器件是否100% 放置 3 i0 b2 _3 D: P6 m( H0 z% B. p
是否已更新封装库(用viewlog 检查运行结果) 8 t; n$ C" M$ g" I0 s# ^
器件封装
8 G' n4 J4 w+ t+ e$ w% `# D4 H打印1∶1 布局图,检查布局和封装,硬件设计人员确认
3 B8 h8 F7 J. h* f器件的管脚排列顺序, 第1 脚标志,器件的极性标志,连接器的方向标识 7 b9 Z1 L3 [; @9 }/ B
器件封装的丝印大小是否合适,器件文字符号是否符合标准要求 . `6 m2 \& D4 h7 p+ v
插装器件的通孔焊盘孔径是否合适、安装孔金属化定义是否准确 % k* H9 c" G) x$ D$ n
表面贴装器件的焊盘宽度和长度是否合适 (焊盘外端余量约0.4mm,内端余量约
5 E- t/ O( M& g; G& s0.4mm,宽度不应小于引脚的最大宽度)
  X' d" ]; p" h回流焊面和波峰焊面的电阻和电容等封装是否区分 . r) T! m3 |: ^3 @) H" f' D
三、布线大致完成后
1 R' v5 C1 T  X* u* {1 x% v2 }4 D; \7 U( g; d3 l0 A# l6 r5 T( ^
EMC与可靠性 # ]$ V$ K  |& Q: C- ^* {: i& d: y
布通率是否100% : ]7 J* `% L+ _) _+ D6 Q) v
时钟线、差分对、高速信号线是否已满足(SI 约束)要求
# K) g' W. I3 x6 \9 Q) }* H8 s高速信号线的阻抗各层是否保持一致 & L3 j5 i! M. F4 ~2 c
各类BUS 是否已满足(SI 约束)要求 7 R6 g: a  M+ |2 a! x" g
E1、以太网、串口等接口信号是否已满足要求 3 x9 J8 M+ O( N
时钟线、高速信号线、敏感的信号线不能出现跨越参考平面而形成大的信号回路
$ {$ m4 M% n. o- w% y7 t! e电源、地是否能承载足够的电流(估算方法:外层铜厚1oz 时1A/mm 线宽,内层0.5A/mm 线宽,短线电流加倍)
. }% ?3 N& |7 C2 N0 _芯片上的电源、地引出线从焊盘引出后就近接电源、地平面,线宽≥0.2mm(8mil),尽量做到≥0.25mm(10mil)
: G; h+ @; L! O8 @9 Z电源、地层应无孤岛、通道狭窄现象 3 i, E1 T) S: \0 X+ q7 V- _
PCB 上的工作地(数字地和模拟地)、保护地、静电防护与屏蔽地的设计是否合理 , ~' }" a) }4 o' @# T4 g, h
单点接地的位置和连接方式是否合理
  l, f2 E# H; a$ f! h% O需要接地的金属外壳器件是否正确接地
6 W3 F) E- H* o( g0 A" Q! E信号线上不应该有锐角和不合理的直角
& p; ^1 J3 P1 }1 |/ O间距   W) A1 q# C5 k$ ^3 N
Spacing rule set 要满足最小间距要求 ; ~# e2 h2 ]* L. f) E
不同的总线之间、干扰信号与敏感信号之间是否尽量执行了3W 原则 ( r- P+ o  F: S2 F" V# M; Z3 N
差分对之间是否尽量执行了3W 原则 7 X2 n( @, b, `
差分对的线间距要根据差分阻抗计算,并用规则控制 6 e/ b( T# K- i3 L5 ]
非金属化孔内层离线路及铜箔间距应大于0.5mm(20mil),外层0.3mm(12mil)单板起拔扳手轴孔内层离线路及铜箔间距应大于2mm(80mil) & @0 O' X5 l7 e: h
铜皮和线到板边 推荐为大于2mm 最小为0.5mm
5 s! Z: f5 `  t; r5 |7 ^+ V内层地层铜皮到板边 1 ~ 2 mm, 最小为0.5mm
$ R1 O3 C. o4 ]- c+ B内层电源边缘与内层地边缘是否尽量满足了20H 原则
# X1 t  r" \1 R! M焊盘的出线
- x" S5 X1 F% t! m$ z对采用回流焊的chip 元器件,chip 类的阻容器件应尽量做到对称出线、且与焊盘连接的cline 必须具有一样的宽度。对器件封装大于0805 且线宽小于0.3mm(12mil)可以不加考虑 ; n# A7 O  E2 f0 ^6 o, c" U
对封装≤0805chip 类的SMD, 若与较宽的cline 相连,则中间需要窄的cline 过渡,以防止“立片”缺陷
4 d$ h) @: H) x8 C# M! ]线路应尽量从SOIC、PLCC、QFP、SOT 等器件的焊盘的两端引出 ( t9 q, B( Z7 p- `1 n  R- ^6 k* s
过孔
4 P5 B4 I: g1 Q) E7 u) ]$ C  }钻孔的过孔孔径不应小于板厚的1/8
3 j+ p" G, z3 G$ J/ {0 M2 \过孔的排列不宜太密,避免引起电源、地平面大范围断裂
" R4 H' u( p8 P, o, n1 y在回流焊面,过孔不能设计在焊盘上。(正常开窗的过孔与焊盘的间距应大于0.5mm (20mil),绿油覆盖的过孔与焊盘的间距应大于0.15 mm (6mil),方法:将Same Net DRC 打开,查DRC,然后关闭Same Net DRC) # \' h% ~- \5 Z+ d1 G: N9 ?9 I
禁布区
8 m8 t1 F9 C, R3 ~金属壳体器件和散热器件下,不应有可能引起短路的走线、铜皮和过孔
7 l1 p  k/ @% V- S  v1 H) O安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔 ; z3 r2 F+ G8 W: f7 f
大面积铜箔 1 g) ]1 G3 C: `2 x
若Top、bottom 上的大面积铜箔,如无特殊的需要,应用网格铜[单板用斜网,背板用正交网,线宽0.3mm (12 mil)、间距0.5mm (20mil)] - x# d8 E& r+ {1 s; K& ]
大面积铜箔区的元件焊盘,应设计成花焊盘,以免虚焊;有电流要求时,则先考虑加宽花焊盘的筋,再考虑全连接 & C/ g1 C. U3 A5 e
大面积布铜时,应该尽量避免出现没有网络连接的死铜 / |# J- M; U* j1 K% v; V
大面积铜箔还需注意是否有非法连线,未报告的DRC - F  D* m) L( ^
测试点 . |6 t8 e4 o8 b) `: |9 F8 M" h
各种电源、地的测试点是否足够(每2A 电流至少有一个测试点) * J3 e$ t3 h0 k% w3 a1 A
测试点是否已达最大限度 ' [' C6 Y$ C0 F* f0 k0 H* x
Test Via、Test Pin 的间距设置是否足够 5 `9 c, i0 @" L) a" m% a% E
Test Via、Test Pin 是否已Fix
% w- n( h2 M5 GDRC ! G5 r. u  i9 ?7 S
更新DRC,查看DRC中是否有不允许的错误 5 P/ b3 s) n+ y# N
Test via 和Test pin 的Spacing Rule 应先设置成推荐的距离,检查DRC,若仍有DRC 存在,再用最小距离设置检查DRC 1 t  A2 V6 q1 h1 ]* |7 f
光学定位点
6 w: W7 u2 V. D4 \* p4 m% z$ q原理图的Mark 点是否足够
: C& M- O  z) t5 v: G, p3 个光学定位点背景需相同,其中心离边≥5mm " p# ^# V1 ]) e7 J6 d$ x/ ?
管脚中心距≤0.5 mm 的IC,以及中心距≤0.8 mm(31 mil)的BGA 器件,应在元件对角线附近位置设置光学定位点
- P0 T0 H+ @* e2 o, R0 ^5 F% ~周围10mm 无布线的孤立光学定位符号应设计为一个内径为3mm 环宽1mm 的保护圈。
2 A) A% o3 Q2 K' X7 C阻焊检查
! q1 R- Z' `$ r+ l9 g是否所有类型的焊盘都正确开窗
$ i6 a# N' y8 G2 c/ RBGA 下的过孔是否处理成盖油塞孔
) g: l0 o1 ?  u  |除测试过孔外的过孔是否已做开小窗或盖油塞孔
1 T& h& X/ W6 p9 b光学定位点的开窗是否避免了露铜和露线
) P( A( C9 a5 O5 a% v: M! s9 K电源芯片、晶振等需铜皮散热或接地屏蔽的器件,是否有铜皮并正确开窗。由焊锡固定的器件应有绿油阻断焊锡的大面积扩散 / s  U/ W8 w2 p+ p; N0 T
丝印
+ Y# e- x( g8 u4 z$ ?PCB 编码(铜字)是否清晰、准确,位置是否符合要求
$ F0 y. A0 s" x( s1 C( f7 R, \条码框下面应避免有连线和过孔;PCB 板名和版本位置丝印是否放置,其下是否有未塞的过孔
# R5 l" ^9 q  p0 Y6 a器件位号是否遗漏,位置是否能正确标识器件
: ]* U/ {; f" [+ ?% i, N' o. W器件位号是否符合公司标准要求
' S7 J. Y0 }. h$ `4 F丝印是否压住板面铜字 $ M8 S* w* ?. P4 x
打开阻焊,检查字符、器件的1 脚标志、极性标志、方向标识是否清晰可辨(同一层字符的方向是否只有两个:向上、向左) ! L; l" i1 ]. \9 y, I& `1 ]2 L
背板是否正确标识了槽位名、槽位号、端口名称、护套方向 , p" w- {* y! D" D2 E
母板与子板的插板方向标识是否对应 . L' i1 ^1 N0 _
工艺反馈的问题是否已仔细查对
9 b) Z% e9 w* U: Q4 H; V! K, a四、出加工文件4 L5 F+ ^: s3 s, m$ F
+ D7 Y' t' }  f- i) \
孔图 - h6 @% H+ z; e1 g; H
Notes 的PCB 板厚、层数、丝印的颜色、翘曲度,以及其他技术说明是否正确
3 W8 N; S" T6 n5 u5 f; h叠板图的层名、叠板顺序、介质厚度、铜箔厚度是否正确;是否要求作阻抗控制,描述是否准确。叠板图的层名与其光绘文件名是否一致 6 f2 ?9 i% z0 Z; z. ^$ A
将设置表中的Repeat code 关掉 # ?( D$ z1 G; P  s9 D
孔表和钻孔文件是否最新 (改动孔时,必须重新生成)
2 r: E' m- f2 d$ R- j- t; J孔表中是否有异常的孔径,压接件的孔径是否正确
' ], L0 g; b$ F要塞孔的过孔是否单独列出,并注“filled vias” : t4 V# u2 w8 T
光绘 / r: T. _8 q( H
要塞孔的过孔是否单独列出,并注“filled vias”
# L1 ^4 _) w; ]art_aper.txt 是否已最新(仅限Geber600/400) 5 U: @5 ^5 ]4 T2 @; I# x3 W
输出光绘文件的log 文件中是否有异常报告
8 E9 s, D* ~- y8 t负片层的边缘及孤岛确认 8 {& l6 j% W+ C% _
使用 CAM350 检查光绘文件是否与PCB 相符 ( [# _( Q- @6 v
出坐标文件时,确认选择 Body center。(只有在确认所有SMD 器件库的原点是器件中心时,才可选Symbol origin)
) W2 V# |% ^/ m+ l$ F, Y1 n- A确定Gerb文件齐全:圆形孔钻孔文件(*.drl)、不规则孔钻孔文件(*.rou)、光绘文件(*.art)、坐标文件,生成文件时间必须比PCB文件(*.brd)晚。
# F  b9 ^" T& y3 e- A! c- E五、文件齐套
* |6 M6 N( T+ |9 O4 D* U! S+ c0 P7 t& j2 A% J
PCB 文件:产品型号规格-单板名称-版本号.brd
6 W) R9 X2 q+ YPCB 加工文件:PCB 编码.zip(含各层的光绘文件、光圈表、钻孔文件及nctape.log) 1 ^' @& N! C" e: v" m
SMT 坐标文件:产品型号规格-单板名称-版本号-SMT.txt   p. B% \4 E0 i3 h! Z. s; {9 Y/ P
测试文件:testprep.log 和 untest.lst - }/ ~- W+ o$ [
[1-4]总包文件名:产品型号规格-单板名称-版本号-PCB.zip . \# D/ M% ?( m
: x  j2 R. O& e0 h- J- W
! P: u' ?* J( b- P
器件间距要求3 B9 S: s  l% P; \) T
3 D5 I- H5 {6 [; q( a3 a8 f) {# |
PLCC、QFP、SOP 各自之间和相互之间间隙≥2.5 mm(100 mil)
+ k0 n% \" }4 d7 T1 F' Q# sPLCC、QFP、SOP 与Chip 、SOT 之间间隙≥1.5 mm(60 mil) # z- q, G, h8 m% m
回流焊:Chip、SOT 各自之间和相互之间的间隙可以小至0.3mm(12mil)。0 ?( Q- C# L" C/ Y! D% Q5 e
波峰焊:Chip、SOT 相互之间的间隙≥0.8 mm(32 mil)和1.2 mm(47 mil),9 L$ g5 k5 [% t) T; s; |. h1 J
钽电容在前面时,间隙应≥2.5 mm(100 mil)。
$ G# |& |# z: Z) m3 @2 Z7 \. e) T+ s& j8 I  @
BGA 外形与其他元器件的间隙≥5 mm(200 mil)。 0 o1 t8 h- F- r/ C1 T
PLCC 表面贴转接插座与其他元器件的间隙≥3 mm(120 mil)。
) g. H4 m, p- P$ P$ j; [表面贴片连接器与连接器之间应该确保能够检查和返修。一般连接器引线侧应该留有比连接器高度大的空间。   e8 l3 z1 j  d3 V! m! u1 C4 J% N
元件到喷锡铜带(屏蔽罩焊接用)应该2mm(80mil)以上。
2 H, ^( E; ^! i" K元件到拼板分离边需大于1mm(40mil)以上。 0 e% T/ Q$ s' x7 C- S
如果B 面(焊接面)上贴片元件很多、很密、很小,而插件焊点又不多,建议插件引脚离开贴片元件焊盘5mm 以上,以便可以采用掩模夹具进行局部波峰焊。
: |( s! m4 _' M8 t0 L& }注:其中间隙一般指不同元器件焊盘间的间隙,器件体大于焊盘时,指器件体的间隙)
' i  {4 b5 z' z0 a
" W; d! [; u' k7 r5 w; `: x0 r$ A2 G7 o7 q4 v: i; [( L

评分

参与人数 4贡献 +11 收起 理由
山药蛋儿 + 2 支持!
bluemare + 5
风刃 + 2
jin131421li + 2

查看全部评分

该用户从未签到

2#
发表于 2012-12-4 14:49 | 只看该作者
nice thks

该用户从未签到

3#
发表于 2012-12-4 16:05 | 只看该作者
绿油覆盖的过孔与焊盘的间距应大于0.15 mm (6mil),方法:将Same Net DRC 打开,查DRC,然后关闭Same Net DRC),关于这一点,我想问6mil的间距规则是怎么设置的?我尝试了下没有反应啊,楼主好人做到底,截图说明下吧?

该用户从未签到

4#
 楼主| 发表于 2012-12-4 18:22 | 只看该作者
ggbingjie 发表于 2012-12-4 16:05   k( {2 [3 o# C7 |
绿油覆盖的过孔与焊盘的间距应大于0.15 mm (6mil),方法:将Same Net DRC 打开,查DRC,然后关闭Same Net ...
3 r+ D, ]" S6 C* e. K9 U
你在CM里面的SAME NET SPACING中设置的吗

该用户从未签到

5#
 楼主| 发表于 2012-12-4 18:30 | 只看该作者
ggbingjie 发表于 2012-12-4 16:05 # m- V2 J7 e5 g2 Z9 q
绿油覆盖的过孔与焊盘的间距应大于0.15 mm (6mil),方法:将Same Net DRC 打开,查DRC,然后关闭Same Net ...

6 M: z: b4 e3 B+ F$ E你看一下你的CM/Analyze/Analyze mode /SAME NET SPACING DRC MODE有没有勾选。我这边截图传不上。

该用户从未签到

6#
发表于 2012-12-5 08:18 | 只看该作者
好东西。。。以前遇到过不少设计中审核都没有发现的、不理想的地方,有了这个做参考,肯定会大大改善的。。。

该用户从未签到

7#
发表于 2012-12-5 08:31 | 只看该作者
这应该是一家不小的公司的规范啊,楼主给力。

该用户从未签到

8#
发表于 2012-12-5 09:12 | 只看该作者
好东西

该用户从未签到

9#
发表于 2012-12-5 09:42 | 只看该作者
so nice, thanks
  • TA的每日心情
    无聊
    2019-11-19 15:38
  • 签到天数: 1 天

    [LV.1]初来乍到

    10#
    发表于 2012-12-5 09:59 | 只看该作者
    so much

    该用户从未签到

    11#
    发表于 2012-12-5 15:00 | 只看该作者
    不错,谢谢分享
  • TA的每日心情
    开心
    2021-10-7 15:18
  • 签到天数: 1 天

    [LV.1]初来乍到

    12#
    发表于 2012-12-5 21:08 | 只看该作者
    谢谢lz分享!

    该用户从未签到

    13#
    发表于 2013-4-26 08:53 | 只看该作者
    好资料,非常感谢楼主分享。

    该用户从未签到

    14#
    发表于 2013-5-23 17:32 | 只看该作者
    多谢LZ分享!!!

    该用户从未签到

    15#
    发表于 2013-6-27 14:26 | 只看该作者
    不错
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-9-30 00:38 , Processed in 0.140625 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表