找回密码
 注册
查看: 1780|回复: 11
打印 上一主题 下一主题

求高手指导高速信号的多层板设计!

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-12-6 23:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 ym306529818 于 2012-12-10 23:52 编辑 " b  D, g3 W( [* W/ l5 X
* g0 r. I. X) L. G5 R
本人手里有一个项目,现在正在进行PCB绘图,' h4 C/ M1 ^* N! f' t9 c
信号线为高速信号(最大速率是5GB/S,一般速率为2.5GB/S),: e: `% _5 Z7 N/ Y' n* m
板层为8层,
( w$ Q& }! S* `* l( ?千兆网口,
+ x+ F" h7 I# M4 P, O时钟为150兆左右(多路差分),
; B0 [3 Q- e; X" C( v1 J高速差分信号线较多,
/ \8 D# f* N/ ]5 Q4 o5 M+ ~电源为12V输入,5V输入,多数电源要求为3.3V和2.5V,% d" R& r+ m" \2 v7 d
包含BGA封装、引脚数超过1000的FPGA
  W7 c7 t: k2 u! R+ V' t6 w; s( ~9 J  t/ G9 w% Y
求高手指导怎样设计板层,怎样布高速信号线、高速控制线、数据线,PCB设计中应注意的事项及等长数据线、差分线有无特殊要求等。希望各位大虾不吝赐教,小弟拜谢................6 T7 f+ i( t3 r/ q3 h

. M4 M( N/ H- w8 K1 r: A0 ?6 z7 L1 F4 s
       帖子发了快一周了,踩的不少,回复的更是凤毛麟角,其实这个项目我只是自己尝试布线,板子我已经布了一半左右了,这次想尽量把板子布通,布好。高速信号这块以前没接触过,所以有很多的顾虑...9 x3 X/ E- t9 Q! k2 W; }! E$ w: |
希望大家先给点板层设计的建议,我明天将我的板层写上来~~(并且以后不断更新这个帖子),希望各位高手和像我一样的菜鸟拍砖,谢谢!

该用户从未签到

2#
发表于 2012-12-7 11:51 | 只看该作者
这些都吸很多都是靠经验的  一两句话都说不清的 5 r( x8 M' c- R, y$ M/ V
LZ可以弄本PCB信号完整性分析的书籍看看

该用户从未签到

3#
发表于 2012-12-7 16:45 | 只看该作者
LZ挺牛的!

该用户从未签到

4#
 楼主| 发表于 2012-12-8 00:08 | 只看该作者
黑驴蹄子 发表于 2012-12-7 11:51
+ }  m0 F0 G) p" x; G4 L# p这些都吸很多都是靠经验的  一两句话都说不清的
! \: r" [& X; T( g! Z+ m, C# m5 e  yLZ可以弄本PCB信号完整性分析的书籍看看

; `" e7 ^; v5 x, M. C" F; D请版主推荐一本好的书籍,谢谢!

该用户从未签到

5#
 楼主| 发表于 2012-12-8 00:08 | 只看该作者
WALL-E 发表于 2012-12-7 16:45
+ T- y3 C$ k) [* _+ _5 rLZ挺牛的!
4 x" s5 l% O4 }2 M% i7 L% e
我是个菜鸟,只是被赶鸭子上架而已................

该用户从未签到

6#
发表于 2012-12-8 08:29 | 只看该作者
本帖最后由 chensi007 于 2012-12-8 08:37 编辑
: ~" y7 |; |" i" c+ y0 z" K4 ~+ b( Q; V+ P
首先就是层叠方案的规划,哪层走信号,哪层是平面。要先估计好。3 ~" ^5 X& b" V/ c3 e4 e
# f- z, [6 x3 F4 r1 F1 P, \
再就是阻抗控制:关键信号单端50OHM.差分阻抗根据SPEC规定的差分阻抗来作(一般100OHM)3 z3 r! W  _! G  R$ B  a# S" _$ o
对于高速信号来讲。同组(例如)信号要等长。千兆网络的差分信号,差分对内(D+D-)要等长。差分对间也要等长。
* G, T1 W# [0 Y4 d4 r" E4 e0 M" U5 @) q( T9 u7 o
还有一个就是串扰控制:把关键信号与关键信号间距拉开。关键信号与不关键信号间距拉开。一般是3W规则。
9 l2 T; E9 H& p- i
% K6 R) u: |: D! z2 u8 \其它的就是一些常用规则。如BYPASS电容的放置。线长、线宽。电源分割。。。。。。) R0 |" K# n0 y. g: W) M2 g+ X4 J
以上是纯从LAYOUT角度想到哪说到哪。本人菜鸟。说得不对请包含。{:soso_e121:} 1 E  U2 c3 g* Z; A- l" Z+ c# R* s0 \7 w; N
书的话。柏格丁的信号完整性分析比较好。很多人买。5 u9 ]5 e4 b$ o" U4 Y
另外。看完柏格丁的书后可以买大学的射频教学课本进行学习。推荐国外译本(很多是由电子工业出版社出版的)( ~, U% P0 D0 m
自学射频的话有难度,可以买两本不同作者的书,对比学习{:soso_e120:} 。

点评

支持!: 5.0
支持!: 5
感谢分享心得~  发表于 2012-12-10 23:37

该用户从未签到

7#
发表于 2013-2-18 22:48 | 只看该作者
做好规划,遵守原则,不用太多顾虑,因为物理层本身就可以容忍一定的设计偏差

该用户从未签到

8#
发表于 2013-2-19 08:40 | 只看该作者
两种叠层,可根据布线密度选择:/ h, ~. v% K5 w
1)TOP-G2-S3-S4-P5-S6-G7-BOT;三个信号内层;
; J2 H% T1 C! F2)  TOP-G2-S3-G4-P5-S6-G7-BOT;两个信号内层有很好的参考平面;/ }/ s  q3 j% o, H% d' s/ O  o
高速信号、时钟信号少打过孔(不多于2个)。

评分

参与人数 1贡献 +10 收起 理由
zhengzy + 10 赞一个!

查看全部评分

该用户从未签到

9#
发表于 2013-2-19 13:04 | 只看该作者
在百度里面其实是有很多关于高速设计的规范的,在设计的时候多按照规范来即可。当然有时候规范是死的 可以适当的调整,尽量按照规范来即可

评分

参与人数 2贡献 +10 收起 理由
hqg + 5 灵活运用~
Csec + 5 赞一个!

查看全部评分

该用户从未签到

10#
发表于 2013-2-19 23:41 | 只看该作者
高速信号线布局布线要求: 走线段,过孔少,走弧形线、立体包地、远离干扰源(如AD DA 电源 晶振等)、走线与焊盘接触地方尽量圆滑

评分

参与人数 1贡献 +5 收起 理由
hqg + 5 支持!

查看全部评分

该用户从未签到

11#
 楼主| 发表于 2013-3-21 23:58 | 只看该作者
hqg 发表于 2013-2-19 08:40
' `& R6 f2 Z: b# h$ j两种叠层,可根据布线密度选择:" b. X2 e% e4 }: Z( J
1)TOP-G2-S3-S4-P5-S6-G7-BOT;三个信号内层;7 {0 V' q+ e: t4 a; j4 D
2)  TOP-G2-S3-G4-P5-S6- ...
# p5 B0 y8 o5 p& ^: k; ~4 ~' w
我采用的是你的第一种板层设计,谢谢提醒~

该用户从未签到

12#
 楼主| 发表于 2013-3-21 23:59 | 只看该作者
xljun158598 发表于 2013-2-19 23:41 : S) C: {1 C7 ?  b7 z
高速信号线布局布线要求: 走线段,过孔少,走弧形线、立体包地、远离干扰源(如AD DA 电源 晶振等)、走线 ...

" G" K$ n9 h! \6 n' H这些我会多多考虑下的,谢谢,呵呵!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-24 00:48 , Processed in 0.093750 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表