PCB 导入网表出错，但是又不知道是什么错误...

xiaoyunvsmm

错误信息显示如下。。。求大神帮我解释一下。。万分感谢~~

1. (---------------------------------------------------------------------)
   4 Y! L4 G. I, x3 P
2. (                                                                     )
   1 N* P) B" g$ @9 l8 u# ~/ K
3. (    Netrev allegro Import Logic                                      )
   
4. (                                                                     )
   ) z4 u+ q3 n% Q* x& C" }
5. (    Drawing          : SDX_Allegro.brd                               )
   + [5 N9 e2 u8 Z% ?
6. (    Software Version : 16.3p004                                      )
   
7. (    Date/Time        : Fri Dec 14 07:39:06 2012                      )
   
8. (                                                                     )
   
9. (---------------------------------------------------------------------)
   
10. 
    ; o5 o' q: c! n2 l6 d7 m! {( a
11. 
    . i( i7 z: Y6 c1 G
12. ------ Directives ------
    / u" Z4 O) V. h% e; _: z
13. 
    4 g1 D6 }- o* `, t
14. RIPUP_ETCH FALSE;
    2 f, [! b7 G) ^
15. RIPUP_SYMBOLS ALWAYS;
    
16. Missing symbol has error FALSE;
    1 Y/ [, {4 T3 v. Z6 h
17. SCHEMATIC_DIRECTORY 'D:/SPB_Data/SDX_ALLEGRO/SDX_ALLEGRO';
    
18. BOARD_DIRECTORY '';
    
19. OLD_BOARD_NAME 'D:/SPB_Data/SDX_ALLEGRO/SDX_ALLEGRO/SDX_Allegro.brd';
    
20. NEW_BOARD_NAME 'D:/SPB_Data/SDX_ALLEGRO/SDX_ALLEGRO/SDX_Allegro.brd';
    ( N8 F1 u! |; k5 P+ C6 m; ~
21. 
    
22. CmdLine: netrev -$ -i D:/SPB_Data/SDX_ALLEGRO/SDX_ALLEGRO -y 1 D:/SPB_Data/SDX_ALLEGRO/SDX_ALLEGRO/#Taaaaaa05284.tmp
    
23. 
    + ?' z/ g) E' F, |
24. ------ Preparing to read pst files ------
    1 [- `8 i3 h3 R5 @: z
25. 
    ( I' `% L+ C- s7 q" y0 g" F! ^5 F
26. 
    
27. #1   ERROR(24) File not found
    , x; y/ b0 q  I" \: p# o
28.      Packager files not found
    
29. 
    ) a. {  O' r+ D* i7 p% ]3 v! v
30. #2   ERROR(102) Run stopped because errors were detected
    
31. 
    
32. netrev run on Dec 14 7:39:06 2012
    
33. 
    0 q2 a: I& n$ d8 l% w8 t/ {
34.    COMPILE 'logic'
    
35.    CHECK_PIN_NAMES OFF
    
36.    CROSS_REFERENCE OFF
    * v( @' g, c0 B% X( i' |
37.    FEEDBACK OFF
    
38.    INCREMENTAL OFF
    
39.    INTERFACE_TYPE PHYSICAL
    4 Z2 R" t( ?$ w' I5 _& }
40.    MAX_ERRORS 500
    . R1 Z  F+ l# K+ O( C1 t1 d1 j
41.    MERGE_MINIMUM 5
    
42.    NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
    ; d; v! n; \9 v8 y
43.    NET_NAME_LENGTH 24
    
44.    OVERSIGHTS ON
    
45.    REPLACE_CHECK OFF
    
46.    SINGLE_NODE_NETS ON
    . m' I' g. s4 D4 q6 U) w
47.    SPLIT_MINIMUM 0
    % S+ L: J" _5 Y! d3 |
48.    SUPPRESS   20
    
49.    WARNINGS ON
    
50. 
    & w% l$ j7 y# P; }% m
51.   2 errors detected
    
52. No oversight detected
    " o$ y. O( R' u' \: {0 C
53. No warning detected
    
54. 
    
55. cpu time      0:00:46
    
56. elapsed time  0:00:00

复制代码

香雪海

没有设置库路径

651267436

嗯，应该是封装库的问题

jjjyufan

库的路径不对

xiaoyunvsmm

香雪海 发表于 2012-12-14 08:18
没有设置库路径

3 l- D0 R& O( k4 n1 F请问可以检测出具体是哪几个元件没有对应的封装么？库路径已经设置了啊

xiaoyunvsmm

jjjyufan 发表于 2012-12-14 11:24
库的路径不对

" B6 N) W  _; \0 z+ N3 y/ d7 A请问可以检测出具体是哪几个元件没有对应的封装么？库路径已经设置了啊

xiaoyunvsmm

651267436 发表于 2012-12-14 10:18
嗯，应该是封装库的问题

请问可以检测出具体是哪几个元件没有对应的封装么？库路径已经设置了啊

风刃

楼主的问题是，网表的路径没有指对应。读取不到网表信息啊，当然会出错。

南林维京

应该是，你导入的网表，不对；
8 F, o( l9 Q/ z* p  m或说你导入的网表路径不对；
6 Y$ r+ w( ^4 c( z7 |" ]4 i8 W你仔细看看，
- F& r3 I; I6 O
( i* x% k' X4 X$ m9 Z  应该是这个问题，
我之前碰到过，

xiaoyunvsmm

南林维京 发表于 2012-12-14 13:20
- \/ H% D6 W9 w: f. f4 Q应该是，你导入的网表，不对；
或说你导入的网表路径不对；
你仔细看看，

谢谢~~~确实是网络路径不对...

xiaoyunvsmm

风刃 发表于 2012-12-14 13:14
7 f' M9 f6 u9 l4 m楼主的问题是，网表的路径没有指对应。读取不到网表信息啊，当然会出错。

Thankyou ...真的是网表路径不对...