求高手来讨论关于信号包地

fengyu6117

在之前的公司画板基本上没有听说什么信号需要包地，但是重要信号都要满足一定的间距，防止干扰。换了一家公司以后很多信号都要求包地（模拟信号和高速信号），搞的很麻烦。
大家谈论下，究竟信号包地效果怎么样。保持一定的间距还需要包地吗？
6 l/ ?- C, k; o5 Y2 x/ E个人觉得地包的不好也会有问题，应该也不是什么情况都是包地好吧，至少地包不好阻抗都会变化，而且好像国外公司是不是没有包地这个说法？

zhuqunyan

个人认为包地效果不大，又没有仿真，影响高速线阻抗，况且高速线走在内层，地平面已经起到保护作用了，把高速线间距设置合理，远离低速线，等板子出来做EMC测试，有问题再改。

xiaoyunvsmm

听说过包地处理，不过都是针对EMI/EMF要求做的一些处理，听说包地之后可以降低信号辐射和增强抗干扰的能力，类似于屏蔽罩吧。。。等高手指点~~

fengyu6117

继续哈

0aijiuaile

对于包地问题，个人理解如下：
" _% H9 D5 l$ ?% b2 b1 S2 K- ~1。包地影响阻抗：华为在2002年出的〈PCB手册〉中做过明确对比，当H值较大时，较近包地会导致阻抗变化较大，甚至达20-25OHM；
6 w; f5 `, _. G! I2。包地积极意义：包地积极意义在于两方面，串扰抑制和EMI控制，串扰方面也要看信号情况，包地不适合高数据率走线，但对于1G以下（估计值）会有积极意义，但与3W比容性耦合与感性方面的优化提升不是太大；而EMI会是主要方面；
3。包地消极意义：对于高数据率走线不建议包地，有可能会产生地谐振反而造成信号质量变差。当然如果涉及到回流路径的变化造成不必要耦合也是一个问题。

mening

好多公司的rule都是在网上找的，根本没有事实依据，他自己都不清楚。

fengyu6117

对于包地问题，个人理解如下：' Z5 Y* z1 Y8 `7 I2 M2 I6 x0 f5 o
: Z* k( i% E7 n+ ?7 e1 |8 P' x; S1。包地影响阻抗：华为在2002年出的〈PCB手册〉中做过明确对比，当H值较大时，较近包地会导致阻抗变化较大，甚至达20-25OHM；/ |; ]$ H6 C3 b8 r$ K# ^
2。包地积极意义：包地积极意义在于两方面，串扰抑制和EMI控制，串扰方面也要看信号情况，包地不适合高数据率走线，但对于1G以下（估计值）会有积极意义，但与3W比容性耦合与感性方面的优化提升不是太大；而EMI会是主要方面；
% l" V6 j: z# j0 u0 `2 |% I( f+ _! \8 g2 }% K3。包地消极意义：对于高数据率走线不建议包地，有可能会产生地谐振反而造成信号质量变差。当然如果涉及到回流路径的变化造成不必要耦合也是一个问题。1 F3 j0

; v) ~" f+ J5 _5 w* H$ j# b* w
0 [/ f; |0 S3 ]2 z) @0 r说的很详细啊！
2 F  M' f4 J% P! T; U

好多公司的rule都是在网上找的，根本没有事实依据，他自己都不清楚。

2 j- x5 e  X4 g0 R: w! U  h4 ?3 T
这个我也赞同

feiyang_zc

包地其实还有一个重要的应用。就是减小漏电流的影响。对于高精度的模拟电路还是比较好的。

傅玲

包地是防串扰，如果地孔间距打得合理的话，是不会出现地谐振的

叫布什动我啊

地线不可太宽，太近避免共模干扰、、