allegro Design HDL原理图中的告警

chaoschin

查看tools->markers->packager
可以看到以下告警信息
6 u) T" A  ~- w5 t4 sWARNING(SPCODD-357): The VCC3V3_OSC signal in the property POWER_GROUP=VCC=VCC3V3_OSC of the instance @ISHDT_LIB.ISHDT(SCH_1)AGE5_I25@XXXX_LIB.XXXXX_MODULE(SCH_1)AGE14_I113@XXX_INTERFACE.DS90LV017(CHIPS) is not global or is not present in the design.
" Z2 P) k* F' A" s        Add the signal name to the POWER_GROUP property for the instance or declare the signal as global.
! O7 F0 c& y) h1 r  ^
/ _% [3 R, |% E7 @0 I, ^: c电源网络这个是啥告警呢？使用的是那种没有电源管脚的原理图符号，电源 地是在属性里填写的那种。
2 C2 i# |& S0 d

fishplj2000

Add 一个 电源symbol，在Attributes里将 HDL POWER 设置为VCC3V3_OSC，若没有这个属性直接手工添加
5 W- b/ v" U- V8 x1 a( N5 `1 A
5 E* r8 T9 Q6 S1 y+ a将一段wire连接到其上，对wire单击右键若出现 signal  VCC3V3_OSC\g，OK！

你已经成功的设置了一个global net：VCC3V3_OSC
# L( Y- z: ]* a+ I% g% O