PADS成功转Allegro步骤，有图有真相。。。（原创）

hui_hui0228

' a, A( y/ E: x0 v: e, T4 C* u
  若你是用allegro画板，但是正好有相同的模块或者设计是pads格式的，，那么你会想，要是pads可以成功转换成allegro，那我就可以直接用这个已经画好的模块或者这个全部的设计了。。那我就不用重lay了。。是不是，是不是。。
) h; o" @+ q, g) w  l7 n& ?/ F) } 对，没错，坑爹的我就遇到了这个问题。。
我现在用的是allegro画MTK平台的板子，，但是呢，，每个新的平台MTK都会给我们相应的参考设计，尤其是Flash那块。对，没错，就是pads格式的。。
在没有研究成功的时候，，我都是对着MTK的设计在那自己lay flash，但是呢，公司要求还要仿真。经常是自己lay的到MTK那不给仿，说是要严格按照他的设计来。。这就逼着我不得不copy他们的。。。
于是乎，在芯片厂家的指导下，外加自己精心研究下。。。于是乎，，对，没错，，就成功了。。

9 w- b' G; J+ [4 a0 y 论坛看了很多pads转allegro的，，有的是没成功，有的是成功了不能用的。。看不下去了。。。于是乎，分享我的经验。。。
" r$ o" K  V6 V- a6 b 再说一下，直接转入的时候就完全可以用，那是不可能的。。。有很多细节的地方，要处理好。。。
对了，觉得靠谱的话，可以给我加点分哦。。我不会嫌弃滴。。。。{:soso_e113:}
# K( e( U  ~! w5 m6 Q; \  f$ A 好了，不多说了，上附件。。。。原创哦。。。

游客，如果您要查看本帖隐藏内容请回复

) }+ q) n+ @+ W: c) a1 g7 z

fengyingyueshao

======================================================================

Database conversion 报告(在文件 RK3288-LPDDR3P232SD6-V12-20140623HXS.pcb 中) -- Sat Jun 29 17:35:54 2019
* i1 `# \6 r# v1 W4 v* \- @
======================================================================
3 G2 A0 E  [, \  x
3 m8 l' v3 {# J2 B- j* n"标签”图片位于层 Top 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1，ID: 6)
. D9 V, Q& L& ]8 o% d不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
( h- {# y" h3 I- K7 `, I"标签”图片位于层 <所有层> 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1，ID: 6)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
"标签”图片位于层 Top 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19，ID: 38)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
' G9 l" x& e0 l7 `/ Z"标签”图片位于层 <所有层> 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19，ID: 38)
' ?% x- b/ U# X- E+ j2 D不受为导出选定的格式支持: 不支持的对象类型。
9 b0 j: r, u0 z, h# y: b/ o% ]图片已跳过。

3 S; h- }  D" F1 p请问楼主，这种情况如何解决，PADS9.5导出asc时报错的
% ]0 f* Q# x7 r) i
# \+ ^. d3 g) q; l( P- C; g

mingtiandejiyi

我的还是不行呢，好多的帖子都试过了，一直出现
5 n& G6 a5 S" v- G! bTranslating E:/SPB16.3/Allegro/temp/project/S713OBX_SUBFPC/11.asc.
$ K8 ~# Q4 Z  TUsing translator version @(#)$CDS:  pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.
  Y- y2 k, M; C* s0 ~% {Reading PADS ASCII file header.
7 F  ~8 G1 G- F2 [! [4 t1 ^2 U Version = PowerPCB4.0
. S" X$ C8 c* R; J  o Route Layers = 2
Units = METRIC
2 H" j( x' t; X+ F% E+ m Hatch mode = Vertical / Horizontal
Hatch grid = 0.100000, angle = 0.000000, anti-pad spacing = 0.000008
( V& o8 B; d0 u3 S% h; _5 jInitializing new database.
# u7 X$ p* F/ ~8 \. y( \* [; L Creating layers.
, n1 f3 J5 u% d" X: oReading PADS ASCII file body.
  {$ r- T# e7 v' t8 O *MISC*
*MISC*
' Z: h1 x' X  FInformation: CSet 1_5_6 renamed to DEFAULT

# Y+ r9 P. D# g! JWarning: Allegro doesn't support default electrical CSets.
2 w7 n& T8 ~5 u6 X. {: Z  [+ J *MISC*
# \4 A- U+ x. Z6 P) P *MISC*
9 _8 `1 W& R4 k: O9 E5 }2 x8 A *MISC*
LZ帮忙看一下什么问题呢？

08181001

导不出，求解
) I9 E& ~9 ]% c& ]使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络参数。
+ ]9 c/ P0 ~4 d' z2 H% U"标签”图片位于层 Top 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
"标签”图片位于层 <所有层> 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
2 i' T3 o5 t! x' I不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络对象。
+ j5 S7 l% G- L9 Z使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过匹配长度组关联网络。

daicy

下来看看先..........

lchpcb

学习！学习！

chenxhunter

值得学习！！！感谢分享！

sallyhuang

多谢LZ分享，

duttway

Cadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
/ A" u4 A/ X3 q6 G$ a$ h:lol:lol:lol:lol感谢楼主

qooop

支持原创 谢谢楼主无私分享

hui_hui0228

duttway 发表于 2013-8-7 13:11
/ D+ T3 B5 Q/ {7 JCadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
...

这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

duttway

hui_hui0228 发表于 2013-8-7 14:07
这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

7 L  E! J. ^; D; ~新手，不懂。    我现在转了1小时了，还在转的状态。

hui_hui0228

duttway 发表于 2013-8-7 14:15
新手，不懂。    我现在转了1小时了，还在转的状态。

" _( w; Z# L3 E$ o转了一个小时，，，，那就是有问题了啊。。肯定是你哪一步错了，，。转的过程很快，但是从这个brd考到另一个brd的速度很慢。

ouyanglianbing

是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进去。转过来还是有漏洞，望版主再研究下是什么原因造成的？ASC文件中是有元件值的。

小懒懒

之前试过不少方法都不行，有机会可以试试lz的方法

zhongyiwaiting

封装是否也要替换为我司设计中所用Symbol?
或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
* `* N3 g6 S9 @: T! C0 h请LZ详解,谢谢!

hui_hui0228

zhongyiwaiting 发表于 2013-8-12 16:35
封装是否也要替换为我司设计中所用Symbol?
2 l+ b, I+ R) o+ T5 G或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
) Z( s. I7 z5 T) V+ n请L ...

) f; Z" ~  H0 j0 p$ _' A不需要，只要按我上面的步骤来，成功的话封装都是可以导进来的。。不需要另存。

hui_hui0228

ouyanglianbing 发表于 2013-8-9 09:46
是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进 ...

这个元件值好像BRD里面本来就不会显示吧。。要看元件值还是要看原理图的吧。