找回密码
 注册
关于网站域名变更的通知
查看: 16908|回复: 5
打印 上一主题 下一主题

allegro 中盲埋孔如何设置?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-8-14 13:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
same net 时 via1-2 和via2-7 pad 和pad 2mil 安全距离, diff net 需要 6mil 的安全距离。5 I3 ^0 X9 y- r; A, u

- F& R6 E" l% x7 d% C+ X' ~% j- Q
spacing rule  ---> min bb via gap  上面还有个 SAME NET (ON/  OFF): @  s/ T' F9 [- z5 F  U5 O/ V
physical rule ----> max bb via stagger . x. j2 q: f/ e3 o) C: O
以上两个选项是否是决定 盲埋孔的设置?* ?; r' h& Y: ?6 p
) W# x1 R, m4 O3 |# p. n9 A$ k
该如何设置。 这个问题搞了好久,没找到方法。

该用户从未签到

2#
发表于 2008-8-14 14:56 | 只看该作者
MIN BB VIA GAP 盲埋孔的最小距離
/ \5 u  G  Y4 B& @MIN BBVIA STAGGER 埋孔最小错开距离。
/ t' t9 t, \/ X3 `MAX BBVIA STAGGER 埋孔最大错开距离。) ^6 Z" N; A8 l$ Z8 M4 L; c
SAME NET (ON/  OFF) 关掉的话,同一NET的DRC不会检查。9 }: l: [2 W: ]! X! e( E, ?- b: C
设置MIN BBVIA STAGGER 属性,可以控制Minimum Blind/Buried Via的间距。不过一般还是使用VIA to VIA SPACE属性控制。

该用户从未签到

3#
 楼主| 发表于 2008-8-15 11:33 | 只看该作者
SAME NET (ON/  OFF) 关掉的话,同一NET的DRC不会检查。----------- 这项已实现。
; V2 ?2 J  g8 g& {+ L. R3 W& o9 x+ c6 k4 x/ g) Y1 h
下面三项我设什么都没什么用, 还是以 VIA TO VIA SPACE 为主。 & G& ^& {% q* h1 \2 r# {# l
MIN BB VIA GAP 盲埋孔的最小距離PCB论坛! u# Y- v7 J+ W 3 X设了。----------设了不起----------设了不起作用
7 A. t( G2 V& fMIN BBVIA STAGGER 埋孔最小错开距离。----------设了不起作用3 b( L8 G$ r+ a( q1 Y; z1 m: K
MAX BBVIA STAGGER 埋孔最大错开距离。, W! O% @3 M7 x  f* m7 S# ----------设了不起作用! n* R+ E, w# Q1 e. i8 E

* K" o4 G, {$ ]$ T$ h8 @. V9 q
0 J0 ~6 x* a7 d设置MIN BBVIA STAGGER 属性,可以控制Minimum Blind/Buried Via的间距。--------意思明白, 但是设了不起作用啊
5 S/ x  o; K! N) _: h) `: i. R7 V6 j% i5 R
以上三项如何实现 ?  譬如我同net  VIA TO VIA  只需 4MIL , 不同net VIA TO VIA  要5mil  . 式了N  多次。 还是没起作用。- L! t; c/ P3 |# [4 c
  y3 k4 O+ Z& a! g4 A% U. O9 p
5 w. g8 e/ A! q1 H' \2 D* Q$ p
[ 本帖最后由 osakau 于 2008-8-15 11:34 编辑 ]

该用户从未签到

4#
发表于 2011-5-23 13:07 | 只看该作者
高手们呀,在PAD DESIGNER中是如何创建盲埋孔的呀!谢谢!
  • TA的每日心情
    开心
    2020-1-16 15:08
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
    发表于 2020-5-8 16:44 | 只看该作者
    我也遇到了同样的问题,请问楼主解决了吗?

    该用户从未签到

    6#
    发表于 2021-7-26 11:57 | 只看该作者
    刚才用Allegro 17.2 版本软件试了下,SPACING 约束下的Min BB Via Gap 相当于Min BB Via Stagger,只对相邻层的BBVIA 距离有约束,优先级貌似比 Physical 的BB VIA Stagger 还要高
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-9-14 15:51 , Processed in 0.140625 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表