DDR3差分时钟端接问题

dck

（1）在一个设计中，CPU挂了2个DDR3，差分时钟信号SCK和SCK#，走线拓扑结构为T型，原理图上的端接电路是从CPU出来SCK和#SCK上各串接一个0R电阻（SCK上为R1，SCK#上为R2，跟着它们之间跨接一个C1=10pF电容（原理图备注，此电容根据实际情况选贴200R，240R，10pF或不接等选择）。
（2）SCK和SCK#的PCB走线上，串接电阻R1和R2和跨接电容C1相邻放置，且在T型拓扑的分叉点处，它们距离CPU端大约25mm；分叉点距离1#DDR3和2#DDR3的距离几乎相等，大约都为12mm。
$ @7 k2 |" ~8 x0 @/ m& K( k（3）SCK和SCK#要求板厂做100R的阻抗。

问题：
0 [$ j4 H$ D6 R0 Z- U, w& g1.差分时钟SCK和SCK#之间跨接电容（或电阻）C1的具体作用是什么？它应该怎样取值？
# W6 H# n9 ~( y5 G* P! r2.为什么是做100R的阻抗，而不是50R？
3 G  D9 U4 z0 y

1 c# A$ s! T! h* K* v' v

毛豆盛宴

godgyan 发表于 2018-9-27 15:33
这是哪个规范？

看这里
2 p8 Z/ V" {+ F9 b" ~
5 o5 j! j7 b! M) V( b9 y3 x

毛豆盛宴

规范要求查分电容是2.2PF，靠近源端

/ \* o  |- `! B8 R# t7 M: Y0 @) R( u

梧桐树2012

dck 发表于 2013-9-6 09:05
哦，走线拓扑结构一样吗？我的是两片DDR3，时钟差分走T型拓扑，主控到分叉点大约25mm；分叉点距离1#DDR3 ...

我们这边设置也是T型，主控到分叉点为40mm，分叉点距离两个DDR3大约各10mm，你怎么知道总线跑多少频率的呢？是在uboot设置的么？你DDRC最大多少频率？

honejing

忽然我都蒙了，发觉似乎有很多人会在 CK 与 CK#的端接电阻上又并一个电容，我的设计重来不用并电容，真的不知道原理何在，到底是为什么呢？

joshuafu

电容本意应该是想去除回沟，频率低时也许有用，但DDR时钟不建议用电容，会减缓边沿转换时间，可能导致采失效。

dck

今天查出来，跑不高的原因有可能是固件问题。

dck

joshuafu 发表于 2013-8-30 16:42
- C+ w# o' ]0 O: g8 }/ M! x+ \电容本意应该是想去除回沟，频率低时也许有用，但DDR时钟不建议用电容，会减缓边沿转换时间，可能导致采失 ...

7 q6 ^! a* O: Y" K  O" v2 {  |去除回沟，是什么意思？

梧桐树2012

我们公司做的DDR3就上拉一个120R电阻，再下拉一个120R电阻，就可以了。

dck

梧桐树2012 发表于 2013-9-5 14:31
我们公司做的DDR3就上拉一个120R电阻，再下拉一个120R电阻，就可以了。

) w8 X! F: X3 B/ Q! h+ l5 w哦，走线拓扑结构一样吗？我的是两片DDR3，时钟差分走T型拓扑，主控到分叉点大约25mm；分叉点距离1#DDR3和2#DDR3的距离几乎相等，大约都为12mm。
! e! ?( }, X0 ~) c$ ~

现在我的还跑不是很高，通过软件修改ODT的配置也只跑360MHz。

dck

梧桐树2012 发表于 2013-9-6 12:01
我们这边设置也是T型，主控到分叉点为40mm，分叉点距离两个DDR3大约各10mm，你怎么知道总线跑多少频率的 ...

使用内存稳定性测试工具memtester，看能跑到多高速度。

多宝258

梧桐树2012 发表于 2013-9-5 14:31
) W0 a7 c/ y. i- \7 ^6 {/ g! ~0 e! p7 G% Y4 q/ z6 L4 M我们公司做的DDR3就上拉一个120R电阻，再下拉一个120R电阻，就可以了。. K$ ^" Z& V) p5 j5 E8 D8 T7 b9 A; p
' a5 n4 A( b, M5 r2 a哦，走线拓扑结构一样吗？我的是两片DDR3，时钟差分走T型拓扑，主控到分叉点大约25mm；分叉点距离1#DDR3和2#DDR3的距离几乎相等，大约都为12mm。! K3 Z4 n  D% a
& j& c9 ?% w. v8 g" S
6 L- {* J- U4 L) ]" n3 ?8 D/ l/ S
5 e" P9 }' S& ^* A: B现在我的还跑不是很高，通过软件修改ODT的配置也只跑360MHz。

dck

多宝258 发表于 2013-9-14 09:12
; }+ U  C, R, S% x8 A) l& T梧桐树2012 发表于 2013-9-5 14:31
, `$ X$ X4 g) d( v) j! ~0 e! p7 G% Y4 q/ z6 L4 M我们公司做的DDR3就上拉一个120R电阻，再 ...

放置在什么位置？

shellfire

学习

godgyan

毛豆盛宴 发表于 2018-8-10 10:18
* L/ w: B& D# k& H) ^5 ?规范要求查分电容是2.2PF，靠近源端

* f% P+ W% G  e, @, \这是哪个规范？