有关DDR3设计六层改四层

丫丫

最近遇到DDR3设计，有2片DDR,为了节约成本，六层改四层，布线没有任何改动，都是走表层
% K. u6 f1 ~# M- T7 [6 z3 G3 ^叠层改变了，四层 top-gnd-power-bottom  六层 top-gnd-L-power-gnd-bottom
& |& S- W* M; G- n8 [9 t5 zdata 高八位 打孔翻层
data低8为，top层

仿真出来的眼图
; d0 s( J: H2 ~/ e( S1 H; {2 D& y

丫丫

分析原因 DATA高八位的参考层的问题，难道差别就这么大吗？有这方面设计经验的，希望可以指点迷津

风刃

丫丫 发表于 2013-9-9 11:33
: ~8 r+ M! s0 r: l- @分析原因 DATA高八位的参考层的问题，难道差别就这么大吗？有这方面设计经验的，希望可以指点迷津

8 O, X+ ?2 J0 p  f' d! X( \/ h有串扰，有噪声，可能是线间距和回流平面的问题吧。

风刃

日月光也搞PCB设计？

丫丫

风刃 发表于 2013-9-15 12:06
日月光也搞PCB设计？

4 a+ c/ w, n3 E) A帮忙做SI/PI仿真

丫丫

风刃 发表于 2013-9-15 12:05
& L$ [8 A: l- {) g" t4 P有串扰，有噪声，可能是线间距和回流平面的问题吧。

: S/ @$ }" W5 I6 E& ~间距，平面都注意了，都是大面积铜，唯一差别就是参考平面层，不知道你有没有遇到这种问题，data参考平面选GND比VDD好，GND相对稳定一些

风刃

丫丫 发表于 2013-9-17 10:04
间距，平面都注意了，都是大面积铜，唯一差别就是参考平面层，不知道你有没有遇到这种问题，data参考平面 ...

: L) t- U' o  x6 [在信号的回流路径上，也要注意干扰。

风刃

风刃 发表于 2013-9-17 22:05
在信号的回流路径上，也要注意干扰。

0 G; Y; _% o  n* R6 g3 O四层板啊，这些问题应该也比较好控制的。
# w, N( A. f& Y( s( I

semisky100

撸主找到问题原因没有呢？求分享