如何计算信号布线的最大长度限制，我用的是24MHZ的晶振，

75484702

如题，24MHZ的晶振最大走线长度如何计算，看到很多帖子都是1000mil 不知道什么根据，SI上怎么做的？

fishplj2000

通过的计算是：
不端接匹配下，布线长度的延时<=1/6 *上升时间；
' o, `% a+ S! y/ k1 w若上升时间取1ns，则在FR4板材、微带走线方式下，布线长度<=1inch=1000mil

飞雪逐青

影响布线长度的因素：
7 w+ U/ d. ~: z: B8 ]+ K% P1.端接情况，不匹配情况下信号延迟和上升沿满足一定关系；
2.串扰，走线越长引入的串扰就越大；
$ O* c% v9 K4 V3.高频衰减，由于PCB材料对高频的衰减要大于低频，所以布线越长高频信号衰减越明显，则信号边沿变缓；

Navi

个人觉得楼主的问题有点模糊。是问晶振走线的长度吗？如果是，那么我想说的是晶振尽量靠近CPU就好了，具体多长没有一个确定的值，走线加粗，不要穿过比如电感、连接器等器件下方。如果单纯的说走线长度，这是一个SI上常见的一个问题，论坛里面有帖子说过，就不再赘述了。