找回密码
 注册
关于网站域名变更的通知
查看: 2340|回复: 13
打印 上一主题 下一主题

[仿真讨论] pcie3.0走线

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-9-30 15:06 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
pcie3.0走线有没有什么好的建议

该用户从未签到

2#
发表于 2013-9-30 16:06 | 只看该作者
一般情况下按串行总线的走线方式走就好了。但是特殊情况除外,比如Intel有的芯片需要对内(两对信号线共用一个register)做线长匹配,但是这个范围也是比大,都是几百mil以上的。总之具体情况具体分析。

评分

参与人数 1贡献 +5 收起 理由
beyondoptic + 5

查看全部评分

该用户从未签到

3#
发表于 2013-10-7 16:52 | 只看该作者
Navi 发表于 2013-9-29 20:062 z- c0 i& c- d: N8 S
一般情况下按串行总线的走线方式走就好了。但是特殊情况除外,比如Intel有的芯片需要对内(两对信号线共用 ...

) k3 C3 R- [& A0 K0 T* @: H顶一个
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    4#
    发表于 2013-10-9 15:33 | 只看该作者
    Intel要求对内分段等长,例如pin到过孔为一段等长,过孔到过孔为一段等长、、、同时还要满足总长度等长。

    该用户从未签到

    5#
    发表于 2013-10-15 17:47 | 只看该作者
    大概规范如下: 差分对P/N分段等长5mil ,总等长5mil ,共用寄存器的差分对之间:500mil,动态等长(phase match ) 25mil/600mil 隔直电容下挖空相邻层,VIA孔挖大ANTI PAD。

    该用户从未签到

    6#
    发表于 2013-10-15 22:27 | 只看该作者
    你的PCIE3.0的速率是多少?一般PCIE3.0:1要走弧形;2把过孔挖掉;3减少stub!

    该用户从未签到

    7#
    发表于 2013-10-15 23:41 | 只看该作者
    yangyang1989 发表于 2013-10-15 22:27, A* s& a5 M: s6 _$ @" o# M
    你的PCIE3.0的速率是多少?一般PCIE3.0:1要走弧形;2把过孔挖掉;3减少stub!
    ( G. m9 Z8 ~$ q( S- k
    PCIE 3.0速率是8Gbps。个人觉得没有必要走弧形线,做过仿真测试对比,在10G以内的信号弧形线所起到的作用有限;另外,把过孔挖掉作用是有,但也不是非常有必要,还得看楼主的板厚或者是stub的长度是多长。

    该用户从未签到

    8#
    发表于 2013-10-16 19:34 | 只看该作者
    现在我们做是一般信号速率高于3.5G以上就必须走弧形!这样对信号的损耗小,对质量也好点!

    该用户从未签到

    9#
    发表于 2013-10-18 09:20 | 只看该作者
    走弧形,没挖空

    该用户从未签到

    10#
    发表于 2013-10-18 11:20 | 只看该作者
    这种细节的优化最终必须到完整的通道去验证。比如chip到chip的PCIE,如果距离很近,过孔stub达到六七十mil也没有问题,如果通道长了,估计就不行了" j* s" }0 s0 G0 C& a% |# ^
    在SI-list见过一个案例,PCIE走线AC耦合电容pad下掏空,从TDR曲线上看是有些优化,但最后实测整个通道的眼图,眼图却减小了一点点。。。。。

    该用户从未签到

    11#
    发表于 2014-7-30 22:47 | 只看该作者
    yejialu 发表于 2013-10-15 17:47
    8 ~1 z1 T1 Z5 u) a8 D大概规范如下: 差分对P/N分段等长5mil ,总等长5mil ,共用寄存器的差分对之间:500mil,动态等长(phase  ...

    5 U3 s" O' D- N9 W# T叶嘉鲁?

    该用户从未签到

    12#
    发表于 2014-11-19 23:58 | 只看该作者
    beyondoptic 发表于 2013-10-18 11:20* N2 b; E% n  g3 H. I3 d
    这种细节的优化最终必须到完整的通道去验证。比如chip到chip的PCIE,如果距离很近,过孔stub达到六七十mil ...

    - G6 {  s% h, r6 U: v1 W, b" A7 }TDR好,最终眼图反而糟的原因是什么呢.
    : J. u( w, D& d  `

    该用户从未签到

    13#
    发表于 2014-12-3 18:14 | 只看该作者
    把pad下面挖孔,也要注意参考。

    该用户从未签到

    14#
    发表于 2014-12-5 10:26 | 只看该作者
    看Intel的PDG,里面讲的很详细。认真阅读,按照那个走,肯定没问题的。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-18 08:30 , Processed in 0.125000 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表