找回密码
 注册
关于网站域名变更的通知
12
返回列表 发新帖
楼主: frankdhc
打印 上一主题 下一主题

USB的VREF电压内部原理是什么??

[复制链接]

该用户从未签到

16#
发表于 2013-12-24 10:19 | 只看该作者
期待结果解答

该用户从未签到

17#
发表于 2013-12-31 16:51 | 只看该作者
frankdhc 发表于 2013-12-10 16:12$ U- C, Y2 J  Y
大侠能说的具体一点吗?  查电容是基于什么考虑的?0 c8 V7 n' V/ `
知道在低温时电流会消耗增大,特意在电源那加了一个 ...
- T% P9 @( k* n" g8 @. \/ c
最近没上论坛。。。问题解决了吗?对于一般器件来说,电容受温度的影响是最大的。普通Y5V的MLCC或者普通铝电解电容在不同的温度下容值和ESR变化非常大。

该用户从未签到

18#
 楼主| 发表于 2014-1-2 11:19 | 只看该作者
问题解决了,是芯片内部的原因,做了FIB后低温高温测试都正常了,原因是内部有对温度敏感的器件。
  y6 L" z* h( P以下是客户的回答,也谢谢大家的关注。, L0 \7 v+ v- K# r) v
我们这边研究分析后认为,2、3、4点基本上都是纯数字逻辑,而数字逻辑在低温下出错或出现timing问题的可能性很小。因此我们将重点怀疑对象放在了PHY的linestate输出即HS linestate的检测上。虽然在现有工艺模型的各个corner下我们仿真验证都没有发现问题,但考虑到我们linestate 检测所用的比较器中有使用与温度相关的PTAT电流,因此我们推测和低温下该电流有关。
! x' w5 a4 A2 J* H" N2 ~2 q实际上我们对设计进行了恶化仿真与分析,当我们将设计中的电流人为降低到30%后,在低温下仿真会看到linestate的检测出错的情况。原因主要是由于电流过小后比较器中部分器件工作到了压阈值区,比较器增益下降,比较出错。2 H0 `; f+ b+ ^3 M  R- E% d
在FIB方案中我们将该电流增加了一倍,从FIB测试结果看,我们的推测是正确的。但由于现有模型仿真上无法验证到该问题(我们之前应贵司的要求做了各种低温仿真),因此我们推测可能和model的准确性有关,也有可能和生产中poly 电阻的偏差有关。
' I, q* ]' ]; `: }' o
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-19 03:35 , Processed in 0.062500 second(s), 20 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表