DDR3_1066M仿真问题

xiao_layout · 发表于 2014-2-12 10:53

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

在做DDR3仿真的时候，眼图电平明显高于750MV。开始以为是ODT的终结所致，后将终结和拓扑删除部分简化仿真。发现output的输出还是高于750MV。如下图：

。
上面是删减后只挂两片的DDR的眼图和拓扑，还是高于750MV。
下面是完整的拓扑和眼图：

不知道什么原因。DDR3的眼图电压应该在250MV-1250MV之间。不知道我的为什么偏高。
求大侠解释。

xiao_layout · 发表于 2014-2-12 11:37

cousins 发表于 2014-2-12 11:302 N l3 ~5 m; X' D% O
用点到点的方式做一下，通常这种直流偏置出现偏移，是driver buffer和receiver buffer的level不同步造成的 ...

mt41j256m8hx.rar (2.48 MB, 下载次数: 159) 附件为DDR的IBIS模型及手册。你可以看下。直流偏置应该就是1.5v

cousins · 发表于 2014-2-13 09:21

将v6的ibs文件里[pin]内容下添加以下参数
[Diff_pin] inv_pin vdiff tdelay_typ tdelay_min tdelay_max

主要添加DIFF_PIN 和INV_PIN就可以 vdiff填为350mV吧，具体多少你要看你的规格书有没有提到，没有提到就先填这个值，但是好像对结果没太大影响
后几个参数可以舔为NA
仿真中改变驱动能力你要选择对应的model selector
置于正确的改善方法应该是越远端负载的走线阻抗就越要调小，原因是远端负载的容性负载增大，要减小塌陷就要减小特征阻抗来改善上升延时造成的塌陷。

cousins · 发表于 2014-2-12 11:13

我猜是你的模型问题。
只是猜而已，virtex6 driver的buffer不清楚你选的是哪个drive level。
你可以试试直接用最简单的点到点的方式看看DC LEVEL，然后再去check ibis的default model。

xiao_layout · 发表于 2014-2-12 11:19

cousins 发表于 2014-2-12 11:13# M0 n/ T# C8 x
我猜是你的模型问题。1 C7 o8 Z' D0 d" @
只是猜而已，virtex6 driver的buffer不清楚你选的是哪个drive level。" V7 z& \+ A# V% ^0 n" a
你可以试试 ...

，如图为DDR和virtex6 的driver。DDR电平类型SSTL。
我查看模型将1.5V的IO的driver都试过。都差不多。在这个问题上纠结很久了。

cousins · 发表于 2014-2-12 11:30

用点到点的方式做一下，通常这种直流偏置出现偏移，是driver buffer和receiver buffer的level不同步造成的。
你这个是micron v69a的模型吧不知道你用的是1.35V还是1.5V的level
virtex应该为1.5V的output吧

cousins · 发表于 2014-2-12 12:36

我看你的ibs里针对mt41j256m8hx这个型号，只有ODT_INPUT这个buffer model吧
而且也没有相应的model select描述说明要选40ohm_ODT_1066这个buffer model啊，这只是个submodel，都不具备input规格的。你为什么要选这个buffer？

xiao_layout · 发表于 2014-2-12 13:41

cousins 发表于 2014-2-12 12:368 r) ^. M, g8 j+ L
我看你的ibs里针对mt41j256m8hx这个型号，只有ODT_INPUT这个buffer model吧& |' p7 n; I7 C/ i
而且也没有相应的model select ...

我选择这个model是因为去做一些阻抗匹配来改善眼图。例如

我在做数据线时。
我选在DQ40_ODT40_1066的仿真眼图明显比选在DQ40_1066要好，可以明显改善过冲。
我也看了下你说的那个问题。我选在的那个model的确是一个submodel且没有标示具有INPUT属性。
但是我想它列出的子model应该是可用的。这也是ODT的一个buffer啊？只是匹配不一样。

xiao_layout · 发表于 2014-2-12 13:56

xiao_layout 发表于 2014-2-12 13:41
9 ~6 r+ W9 M# p- K3 a, e8 r+ w8 E我选择这个model是因为去做一些阻抗匹配来改善眼图。例如7 d% m0 q! f8 k2 a6 p) [; R
我在做数据线时。
' {: |6 ]2 b3 P d( _. a我选在DQ40_ODT40_1066的仿 ...

帅哥，谢谢。我终于知道了。地址是单向传输智能选INPUT。数据线时I/O属性可以去选择匹配。我选INPUT波形就正常了。开始模型没有弄明白。

xiao_layout · 发表于 2014-2-13 08:54

cousins 发表于 2014-2-12 11:30
" I- s* Y% t* O4 b; I用点到点的方式做一下，通常这种直流偏置出现偏移，是driver buffer和receiver buffer的level不同步造成的 ...

谢谢，查找到原因了。的确是模型错误。还有个问题请教下：我在仿时钟线的时候。由于V6的模型没有附上，所以时钟驱动不是查分，我自己调用个查分驱动，但是在付模型时发现在模型里面没有输出的模型。但是在选择output、IBIS i/O时，可以看到V6的output的模型。我怎么能为我的驱动附上。2.我在仿真时发现我的上升沿和下降沿均有塌陷。可能是布线太长，负载容性太大。我怎么改变驱动能力？

clovep · 发表于 2015-6-5 11:32

楼主，可以上传一份完整pcb和ibis的模型吗，初学者，各种资料不全，谢谢分享

ABCLSL · 发表于 2015-11-2 17:25

:):):):):)

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] DDR3_1066M仿真问题

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1