过孔问题

0aijiuaile

1.上面于争老师说的moat槽问题；
. I  O% b3 K$ j% I2.你自已所说的参考面不一致问题，由于没有叠层，我们无法看到。如果是参考两个不同平面那肯定会耦合更大的回流电感，电源噪声也会有，EMI、串扰也会有；
3.上面也提到的STUB问题，但对于此信号来说，主要影响在于振铃，不会有较大的本质的影响；主要还是因为你的信号频率不高的原因，如果太高，就不止这些了。10G以上的高速SERDES会因为这样长的STUB而失效，且无法补偿。
4.还有一点，老生常谈，为何不能少两个过孔呢，走线尽量优化，少打过孔。

0aijiuaile

sunpeng7801567 发表于 2014-4-9 15:11
8 u* Y9 Y: D/ T! @( d0 S恩，是的，内电层我用的是正片，要是负片的话就可以了是吧？于老师   （附件的图是内电层用的是负片 ...

看你的图好像是用的cadence，但又把pin number打开。负片是可以执行规则的，当规则大于负片的anti pad时，会采用规则的间距设置。且如果你想显示负片的规则，setup里要勾选thermal选项。
9 S: R0 b4 U+ K上面一位兄弟的问题，10mil via-shape的间距是否可以：一般经验是不低于4mil都可以，满足板厂工艺要求就好。当然，如果板子简单，可以间距大点，这样选择的板厂的范围也会大，价格也会更便宜。

sunpeng7801567

0aijiuaile 发表于 2014-4-12 08:19
  E6 g& S3 t9 ~3 e- k1.上面于争老师说的moat槽问题；
. I8 x2 j* y& x; n% q3 V, M2.你自已所说的参考面不一致问题，由于没有叠层，我们无法看到。如果是参 ...

非常感谢你的解答，这组数据要换层，所以不得不打过孔.

sunpeng7801567

sunpeng7801567 发表于 2014-4-13 17:52
5 y1 t6 ^8 c  V8 X非常感谢你的解答，这组数据要换层，所以不得不打过孔.

7 J/ }& Z9 k3 \$ ~! S& n$ G8 Y/ p   这是叠层，过孔是从顶层打到底层的

sunpeng7801567

0aijiuaile 发表于 2014-4-12 08:26
看你的图好像是用的cadence，但又把pin number打开。负片是可以执行规则的，当规则大于负片的anti pad时 ...

: W  j$ o$ B( L* ~9 ?7 Q  负片在哪里设置规则呀？

0aijiuaile

sunpeng7801567 发表于 2014-4-13 17:52
非常感谢你的解答，这组数据要换层，所以不得不打过孔.

我是指的白色的走线上面的三根线，可以在内层往下出线，右边三根内层线向右，这样或许可以不用反复换层了。

0aijiuaile

sunpeng7801567 发表于 2014-4-13 17:56
负片在哪里设置规则呀？

规则一样设，但负片会ANTI PAD和规则同时起作用。

sunpeng7801567

0aijiuaile 发表于 2014-4-13 20:38
规则一样设，但负片会ANTI PAD和规则同时起作用。

  我是说在哪里有设置的地方ya  

0aijiuaile

设置规则不是一张图能解决的，你论坛上搜索找一下

sunpeng7801567

0aijiuaile 发表于 2014-4-13 21:17
7 J9 ^. n7 w' C  U* E设置规则不是一张图能解决的，你论坛上搜索找一下

好的，谢谢啦