请教，关于DDR2的时钟管脚

小谢青枫 · 发表于 2014-4-12 15:08

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

第一次用DDR2(Micron的MT47H32M16HR)，对应的FPGA是CycloneIII系列的EP3C25，DQS之类的管脚是不支持差分模式的。
请教各位大虾，DDR2的时钟管脚（CK, CK#）在altera的文档“Planning Pin and FPGA Resources”里面的“Pin Connection Guidelines Tables”中建议的方式如下：

If you are using single-ended DQS signaling, place any unused DQ or DQS pins with DIFFOUT capability in the same bank or on the sameside as the data pins.

怎么理解这句话？是说找同一个bank或side里面、DQ定义没有用到的管脚里凑出一个差分对给CK和CK#吗？

为什么CK和CK#不用这个bank的PLL呢？

多谢！

part99 · 发表于 2014-4-14 09:46

你对差分线的理解有误。
FPGA如果DQS是单端而不是差分，那么DRAM的DQS只接一个，而另外一个做termination。估计是100欧姆接地。

part99 · 发表于 2014-4-14 09:55

翻查了以前的设计，FPGA的DQS接DRAM的DQS+，DRAM的DQS-可以悬空，这是验证过的；如果不放心，可以把DQS-放个电阻接地。

超級狗 · 发表于 2014-4-14 11:23

答案就在影片中，請看 VCR！

Pin Connection Guidelines Tables
The following table lists the FPGA pin utilization for DDR, DDR2, and DDR3 SDRAM without leveling interfaces.

小谢青枫 · 发表于 2014-4-14 19:25

part99 发表于 2014-4-14 09:55
( ]9 D5 R/ d4 w1 O. Y9 C! E* [翻查了以前的设计，FPGA的DQS接DRAM的DQS+，DRAM的DQS-可以悬空，这是验证过的；如果不放心，可以把DQS-放 ...

哦多谢提醒！DQSn我打算悬空处理的。
现在主要是困惑CK和CKn怎么接？我翻到一份前人的设计，就是接的普通一对差分对；怎么不用PLL管脚呢，做时钟不是性能更好？

小谢青枫 · 发表于 2014-4-14 19:43

超級狗发表于 2014-4-14 11:233 W) p9 F7 K! _9 F5 s$ `( T
答案就在影片中，請看 VCR！
* Z1 W* w* i) p% B( S$ }: d- b9 R* u
; W% e0 @$ y, P3 E7 A: Y

呃...

弱弱的问，without leveling interfaces是什么意思啊？这句话是重点句么？木有参悟...

超級狗 · 发表于 2014-4-14 21:24

啊替拉（Altera）的建議是說，這樣的安排對 DDR ~ DDR3 的應用是最佳化。

你今天用的是 DDR2，將來若有改為速度更快的 DDR3 的需求，還是可以用同一顆 FPGA 來達成，毋須再選擇速度更高的 FPGA。

without leveling interfaces = 不需要提升界面效能