xilinx 7系列高速数据接收

飞雪逐青 · 发表于 2014-5-6 20:01

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由飞雪逐青于 2014-5-7 08:27 编辑

xilinx k7 一个 selectio ip 最大只能接收16bits 的数据，ADC输出32bits 高速数据但是只有1路时钟，此时需要两个selectio ip，是否一定需要在在板子上对时钟进行分路？FPGA内部有没有解决方案？

lvsy · 发表于 2014-5-8 10:11

FPGA上可以对时钟做处理，但是那样一来时钟就跟数据不同步了，代价岂不是更大?

lvsy · 发表于 2014-5-9 08:27

还有一种解决方案，就是在两个ip外面做一个wrapper，引一个时钟进来，在wrapper里面分路送给两个ip。这应该是最简单的，没有增加太多额外的逻辑。

飞雪逐青 · 发表于 2014-5-10 12:59

lvsy 发表于 2014-5-9 08:27) t- K7 }% z; D0 v
还有一种解决方案，就是在两个ip外面做一个wrapper，引一个时钟进来，在wrapper里面分路送给两个ip。这应该 ...

多谢，再研究研究！

帐号		自动登录	找回密码
密码			注册

xilinx 7系列 高速数据接收

EDA365欢迎您登录！

推荐内容 /1

xilinx 7系列高速数据接收