找回密码
 注册
关于网站域名变更的通知
查看: 2528|回复: 8
打印 上一主题 下一主题

2D line 如元件外框 為什麼設于all layer ? 期待大家討論關注..

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-8-29 18:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
情況說明:
2 P7 q5 y5 \; ^% Z6 `我在DECAL DEIT環境下分別在primary component layer & silkscreen top & all layer 用2d line畫元件邊線.后保存為part type.   S  X! [, \; o% g2 [2 S
調入pcb layout后,經板層色彩設置后,三個邊線均正常顯示.(當然,在silkscreen top上的邊線顯示為黃色,其餘兩個邊線顯示則一致為灰色).但在導出cam時,我只應用默認設置導出.發現在cam中打開后,唯獨不見primary component layer的邊線顯示..
1 C# e8 h  H( ~) @+ [: f: d, Z經本人苦思冥想,終于知道為何...原來在cam輸出設置時,不可應用默認設置(我指的是如果你的邊線設在了top layer的話).在select items中設置primary component side的items on primary 要勾選outlines一項,如此作previw便可發現設置在primary component layer的元件邊線終於露出了可愛的面目.如下所示:# w8 @: P8 Z" `" o' ^
$ U8 a6 k  I& o2 k/ J/ F  U5 W
以上只是自己摸索出的一些設置,但可惜的是只是解決了具體的問題,卻無法總結出真正的原由....
, t8 f. G$ v+ S+ F% I( J. U於是便不可避免地產生了以下問題,希望版主可以指點一二.....1 I; y! [7 R9 \
2D line 如元件外框 為什麼設于top layer ?設于all layer為什麼也是在layout中可以顯示的?# t6 ?' @. {. O2 Q: u! D+ f% g
兩者有區別嗎?8 b# h  X' W6 b
為什麼又可以設於silkscreen layer? 0 t/ ?& t1 T, Z0 j1 Q
且以上三种設置均是可以輸出gerber的?7 C/ S% Y4 q5 H2 m; D
它們各自的分工究竟是怎樣的?
3 k* w; M  [+ k( L6 M, ^  P以上菜鳥問題,還請高人指點.謝謝.
+ p3 a6 v( g6 a' ~+ F7 M- s  l* q) a- |, [% @
[ 本帖最后由 stqw1987 于 2008-8-29 20:36 编辑 ]

该用户从未签到

2#
发表于 2008-8-29 20:12 | 只看该作者
元件外框建议设于all layer. @& r+ `. g  h- }" V. k

) i8 s, C/ K: ~% C6 D之所以不设在screen或top,是因为出丝印层的gerber时,系统默认是all layer.5 j3 v# A/ t1 ?1 J+ X+ V" L
$ k% Y/ J" v' d0 ^4 W7 N
当然,你也可以设在screnn或top层,但是出gerber时要添加进来.7 r# ?  W! H* R$ W# C
. G7 m0 i+ ~2 m% k3 K# j
建议:做元件封装时外框统一设置在同一层。

该用户从未签到

3#
发表于 2008-9-2 10:02 | 只看该作者
https://www.eda365.com/viewthread.php?tid=4756&page=1#pid40952; ?$ @% C8 w5 i+ d+ T. @/ |7 [
10#,希望对LZ理解有所帮助。

该用户从未签到

4#
 楼主| 发表于 2008-9-2 21:46 | 只看该作者
我看了,不過覺得不知所以然....
( |$ a* ~& H$ u' p這不,在導入時也碰到了各那個LZ一樣的問題,可是我的這個可能更難一點啊....
, I/ f- M  a0 y) d# O$ Ahttps://www.eda365.com/thread-10203-1-1.html
# n0 F# H- a3 F. ?! F" f8 _- k還請高人指點.
7 d6 ]% h: Y% \1 U9 A" n" [6 L8 o& v2 h+ ^' d" n9 j3 C
[ 本帖最后由 stqw1987 于 2008-9-2 21:48 编辑 ]

该用户从未签到

5#
发表于 2008-9-3 09:29 | 只看该作者
Original posted by stqw1987 at 2008-9-2 21:46 & L, i- ], B5 ^
我看了,不過覺得不知所以然....
3 {  @' L7 j1 q) c* e; U這不,在導入時也碰到了各那個LZ一樣的問題,可是我的這個可能更難一點啊....
! R/ Q  t% q* K1 K/ ^2 hhttps://www.eda365.com/thread-10203-1-1.html
, i/ |" t) @% d4 c# G還請高人指點.# a/ y( V7 N8 u6 C# }

) B& Z6 f0 C4 p! Y[ 本帖最后由 stqw1987 于 2008-9-2 21: ...
' M3 A# \/ v4 V/ I2 e$ n) o
可能是我表达问题,哈哈,如果实在看不明白,咱们可以通过邮件慢慢讨论,我的邮箱请见签名档。. m, C" L; L6 n
难怪有这么多人在问这问题最近,唉。。。。。

该用户从未签到

6#
发表于 2008-9-3 17:42 | 只看该作者
元件外框设为ALL LAYER层,就说明在任何一层,外框都能显示出来,而元件封装本身有个属性,TOP/BOTTOM,而外框是属于元件封装的,所以元件封装在哪层,也就跟着是哪层了。 总之就是将外框设为ALL LAYER层的好处就是外框始终是与封装在同一层。不知我的理解正确与否。

该用户从未签到

7#
发表于 2008-9-6 15:44 | 只看该作者
正确!就是如果在封装里标注字符如:1脚orVCC等就会在DRC时出错的。

该用户从未签到

8#
发表于 2008-9-6 19:14 | 只看该作者
怎么是繁体字呢

该用户从未签到

9#
发表于 2008-9-6 22:54 | 只看该作者
个人认为这个比较灵活    也就自已灵活处理
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-13 07:51 , Processed in 0.093750 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表