|
|
1 第1章 常用封装简介 6
' x5 B* d1 R# ]9 S4 A, ?1.1 封装 6
/ B0 X; C1 U" j7 X& _' M( m1.2 封装级别的定义 6
% ^+ F4 {- |# a% Z7 ?& F' l1.3 封装的发展趋势简介 68 _! o, X# W4 T/ B/ t
1.4 常见封装类型介绍 9
: _+ ]4 j) P' K0 R M. X1.4.1 TO （Transistor Outline） 9; V! Q' Y" o) |! o1 V- j9 x& c
1.4.2 DIP (Dual In line Package) 9
- G' z9 a: S; z1.4.3 SOP（Small Out-Line Package）/ SOJ（ Small Out-Line J-Lead Package） 10) ^- Z* ?6 N" T6 @7 U! m4 Z. M! v
1.4.4 PLCC (Plastic Leaded Chip Carrier) 11. k8 m- V) U6 [9 l" c; ?- \& C
1.4.5 QFP（Quad Flat Package） 11, p( x8 f! w z# h, E7 a
1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 160 [' \& ]" G# m2 _' b: i) o
1.4.7 Lead Frame进化图 17% \2 O- Q6 G4 W7 O, {
1.4.8 PGA(Pin Grid Array Package) 172 X# }7 Q8 v4 m; t8 ?
1.4.9 LGA (LAND GRID ARRAY) 18 k3 L% D2 r( @7 C: j1 s( |6 p
1.4.10 BGA(Ball Grid Array Package) 185 h# A8 t7 a9 o/ F! d8 g; ~
1.4.11 T BGA (Tape Ball Grid Array Package) 19
: ~( ]# @) t2 y# g `* c1.4.12 PBGA (Plastic Ball Grid Array Package) 20 @* C. z) r. s/ a7 {& P/ J
1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21
t; V9 A0 A4 n) x6 u. L6 ]! ?( w( l1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22
6 D' `: `; C* H, u n" e1.4.15 WLCSP（Wafer-Level Chip Scale Packaging Technology） 23
$ E" a. m7 s+ d( \+ G1.4.16 MCM(Multi-Chip Module) 25/ @. T2 h' S5 H3 g7 T8 I- O1 m, j4 ~
1.4.17 SIP（System In Package） 26! |# J! ^- [# l" V* N0 G
1.4.18 SOC 270 x* v: `9 Y/ @1 _% u: P" r' c% J
1.4.19 PIP（Package In Package） 30
* E C4 p# q8 b P7 A1 e k$ h1.4.20 POP(Package On Package) 308 R4 I& T+ l2 p
1.4.21 TSV (Through Silicon Via) 32
5 f$ ^0 f% R% ]1.5 封装介绍总结： 34
`/ U! r/ m1 T6 a' x9 P2 _) Y/ P1 第2章Wirebond介绍 5+ Q* o9 @& g2 P+ P: G0 U8 ^7 J {
1.1 Wire bond 特点(成熟，工艺，价格） 5* t. I5 I: q0 C7 H9 u
1.2 Wribond的操作过程(每步骤有图) 8
7 Q% ^8 B H' E: ~1.3 哪些封装适合于使用Wire bonding工艺 12
8 _" H& K' I5 Q7 w5 ^# k7 u% _1.4 Wire bonder机器介绍 14
* K$ t0 O9 F& G( h3 ~# m1 第3章 LEAD FRAME QFP封装设计 6
+ G8 \2 q S( Y: [5 o4 [1.1 QFP Lead Frame介绍 6/ J9 A9 F$ h: M0 C
1.2 Lead frame 材料介绍 8
6 E8 H# {# x6 M1.3 Lead frame design rule 8+ C* }4 Y, A/ G1 o
1.4 QFP Lead Frame 设计方法 10
7 _' R! @, g" e1 r C9 F1.5 Wire Bonding设计过程（以autocad为例） 172 y, |! E/ \& \! u8 o9 m7 t
1.6 Lead frame Molding过程 22
l8 {& x$ V8 k5 Q1.7 QFP Punch成型 (整块没Punch lead frame的图) 24) {" d7 ?9 z" l/ o. e0 l% z
1.8 常用Molding材料的一些介绍 26
& Z0 C+ @# s7 p5 v1.9 QFP lead frame生产加工流程 28
( G1 A- z8 R C& C
9 h! P8 y; U: C0 i5 j7 H: M第4章 PBGA封装设计 7; i' Z% z: M ]3 w
1 WB_PBGA 设计过程 79 w# v8 P5 {2 z4 `
1.1 新建.mcm设计文件 7
4 t y$ C. M% j% i1.2 导入芯片文件 89 g% W; E. R7 B0 i9 F
1.3 生成BGA的footprint 13
" d+ @& {9 M) M1.4 编辑BGA的footprint 17% R: `9 h: X5 ], z5 x
1.5 设置叠层Cross-Section 20
- M' G& Y9 ^ \4 E4 X; q1.6 设置nets颜色 21$ T/ p: Z7 ^9 c
1.7 定义差分对 22
3 _! \: h6 t: u8 P) m1.8 标识电源网络 23
6 Y" W z& z5 i5 B1.9 定义电源/地环 24
3 [+ W( x) Z! {1.10 设置wire bond导向线WB_GUIDE_LINE 278 q, f( U; |& N2 n2 A
1.11 设置wire bond 参数 304 R% H+ F- E. p: M3 E
1.12 添加金线 wirebond add 34
; r3 U! ?7 s* r3 a C) X1.13 编辑bonding wire 36
$ c) ] g* l3 J7 I/ T7 O U1.14 BGA附网络assign nets 38
0 D2 x5 i4 ]+ o! s. v# k S1.15 网络交换Pin swap 42* n& f3 i" s: x
1.16 创建过孔 44
3 s3 ?" m: c' X4 c# E1.17 定义设计规则 46! v1 y- Q5 x' O5 z: z5 q+ U G5 M
1.18 基板布线layout 49
$ j: z! G" j Y9 g, o- ~0 c1.19 铺电源\地平面power/ground plane 51, D; i6 y2 ]) b5 z4 | E- O" V
1.20 调整关键信号布线diff 53% N( C' X" `9 c! Q5 J' F7 }* P
1.21 添加Molding gate和DA fiducial mark 56
! G. D) Q* `$ u7 j8 }9 m1.22 添加电镀线plating bar 58
4 |0 B @4 d$ q* B9 p! n& b5 W1.23 添加放气孔degas void 62
4 \% { V5 M# V) e& O+ k1.24 创建阻焊开窗creating solder mask 64- W7 v3 u% K8 g/ V. L6 e% V
1.25 最终检查check 67
. i8 `0 |4 @2 K2 ?/ V1.26 出制造文件gerber 68
1 x3 _7 ^5 i, J7 t! h1 W1.27 制造文件检查gerber check 72: G. V$ _4 K1 z* Q" J* X# J- H) A
1.28 基板加工文件 74* ^. R9 ~, o7 l! _6 ?2 ~5 e i4 ]" w6 i
1.29 封装加工文件 75
" |' D/ n5 u, ?" a4 P4 @- [# E- f4 x' {7 c7 ]" v, E
1 第7章 pbga assembly process 7
; |" f6 @4 m& _- r- b! f0 M1.1 Wafer Grinding(晶圆研磨) 74 ~( p1 z5 { _" l
1.2 Wafer Sawing(晶圆切割) 95 |2 }7 U- i" s( o4 V1 v* ^
1.2.1 Wafer Mounting(晶圆贴片) 10
( m$ f, |5 `; w. D9 K9 s1.2.2 Wafer Sawing(晶圆切割) 102 p( V0 [4 h' p1 @0 [
1.2.3 UV Illumination(紫外光照射) 11
3 p$ q3 y% i) K$ m( P9 d1.3 Substrate Pre-bake(基板预烘烤) 11% n% l% I; x8 ?) `/ [1 i& `5 [
1.4 Die Attach(芯片贴装) 12
+ X; y$ ~& j/ T! V G1.5 Epoxy Cure(银胶烘烤) 14
5 X0 m$ a- w' Q. a3 {7 R1.6 Plasma Clean (电浆清洗Before WB) 14* h2 t" P+ a. m6 Q/ o# \
1.7 Wire Bond(金丝球焊) 15
- ]5 y" A) U: |5 ~1.8 Plasma Clean (电浆清洗Before Molding) 17
6 G& Z! T, Q" ~, D) k% ?1.9 Molding(塑封) 18$ y6 Y P% p5 d: h7 g- a/ x3 G: X
1.10 Post Mold Cure (塑封后烘烤) 190 ?0 X% D( X4 @3 F' u
1.11 Marking(打印) 203 R9 |& n- @ r: N2 p" E( H X
1.12 Ball Mount(置球) 228 N$ x' o, U0 h& A, ^& G# {: d) B, L
1.13 Singulation(切单) 22
+ G/ r- t6 j# n1 t; X1.14 Inspection(检查) 23( H( X+ G1 e# n0 ~, @
1.15 Testing(测试) 243 L8 n6 z7 c" w) F. u/ m0 M" G6 t
1.16 Packaging & Shipping(包装出货) 25
4 Z) S. m' L8 A: \- c
7 @& Y- J1 b' k I: y6 r1 第6章 SIP封装设计 8
) ?2 u0 ?; u9 n6 n9 A1.1 SIP Design 流程 9
% o4 c- V# b9 P* P1 J: U1.2 Substrate Design Rule 115 ^. d+ k1 T9 u. I8 ?" b
1.3 Assembly rule 14' C. \! D2 v! y$ a
1.4 多die导入及操作 16
# e$ S1 q8 c. q- M4 d: ^$ |1.4.1 创建芯片 161 X# f4 b% @8 l- F0 H6 u/ o S
1.4.2 创建原理图 34
6 D) z! y* @; J. O% |; n1.4.3 设置SIP环境，封装叠层 369 [# m. x) q. Y
1.4.4 导入原理图数据 42
- _: H" F( W S P; {% M1.4.5 分配芯片层别及封装结构 46$ U: y; i# L' Z) R/ O' T
1.4.6 放置各芯片具体位置 49
7 ]1 I4 ~9 L1 R9 `1.5 power/gnd ring 45
- f/ W7 ^0 \ N) h; v/ v1.6 Wire bond Create and edit 59
1 W0 R: _1 ]8 U. r. {" H8 R1.7 Design a Differential Pair 68; D f" _1 m8 d" _
1.8 Power Split 737 ^- O, t0 h* S1 A# h5 g* b
1.9 Plating Bar 78
7 U4 s# \" P* b$ o1.10 八层芯片叠层 83( y' m8 Y1 r! E6 p( n3 [
1.11 Gerber file/option 83
! x* V% [8 m0 E& O1.12 封装加工文件输出 91/ J6 i8 ]1 R5 X! H; }+ P) {4 n
1.13 SIP加工流程及每步说明 100
& T" h5 S9 e: g. w" L( D6 b9 p1 第7章 FC-PBGA联合设计 7, `6 M0 H$ W! `6 t
1.1 高PIN数FC-PBGA封装基础知识 7
$ [! e) J; M) s& z1.1.1 高PIN数FC-PBGA封装外形 7
5 c+ M5 [& @0 A0 K7 z, K1.1.2 高PIN数FC-PBGA封装截面图 7( N: y$ v5 e1 k; s
1.1.3 Wafer 8! o" l, Y$ [( f" V: j
1.1.4 Die/Scribe Lines 8
8 g+ [; x+ g) f. ^4 Q% D; R1.1.5 MPW(Multi Project Wafer) 82 m& F1 n' R. q2 Q
1.1.6 BUMP(芯片上的焊球) 9
' L6 ]/ u/ m+ P" R3 o& h! N1.1.7 Ball(封装上的焊球) 99 e; b2 p4 _ J, C
1.1.8 RDL 10
7 V- E$ B9 Q! Q6 H1.1.9 SMD VS NSMD 115 o7 h! f- y2 }( M- H9 i' x7 v
1.1.10 FlipChip到PCB的链路 12
) p' h& D; H" H2 c8 V1.2 封装选型 125 N- a7 x4 | Z
1.2.1 封装选型涉及因素 12, k4 M# e& p3 Y& Z5 L5 `# `: G; }+ m
1.3 CO-Design 14- A( N; R( }: x
1.4 Vendor推荐co-design的流程 14
1 m9 w" ]. Q, C0 j( V1.4.1 Cadence的CO-design示意图 15% J8 a# z$ V) J( j, L4 |' b: i; @) F
1.5 实际工程设计中的Co-Design流程 161 ]! B& G! B* I1 u/ ]% F/ Q9 I9 Y
1.5.1 Floorplan阶段 18
& N4 s s- C/ k8 g2 Y1 @3 }1.6 FLIPCHIP设计例子 296 B1 u4 I4 b5 H% ]( r
1.6.1 材料设置 29
# Q6 p, v4 p1 N4 e+ a1.6.2 Pad_Via定义： 32; L5 K5 {' J V% w+ G
1.6.3 Die 输入文件介绍 34
' e! [4 y0 w g: h$ H; ?8 V- P: _1 v1.7 Die与BGA的生成处理 34% J* _3 T3 f0 V. u2 r3 l
1.7.1 Die的导入与生成 34
6 I/ t$ J: V! b- P( ?1.7.2 BGA生成及修改 38
7 M6 K7 ^' F' k+ ` O: G1.7.3 BGA焊球网络分配 44
3 K9 Y& ~0 \/ n) V6 C! F+ W1.7.4 通过EXCEL表格进行的PINMAP 47! T/ z/ p$ S- b
1.7.5 BGA中部分PIN网络整体右移四列例子 48
3 s I6 V1 y" [+ e1.7.6 规则定义 51- r$ g* e; z. v* V
1.7.7 差分线自动生成方法2 58+ W; d. S- c/ N% s9 ~7 }1 N, [
1.7.8 基板Layout 586 v( _# Z3 _: E7 X9 q( e* U( _
1.8 光绘输出 642 K& S# k5 f' u1 \
1 第8章 封装链路无源测试 5
1 C7 d0 t4 D) b' E: n1.1 基板链路测试 5
0 s6 p- J' }5 ]: J. }5 \/ q1.2 测量仪器 5
) l2 Z& | l) Z1 `8 J8 z# V' \5 G) b1.3 测量例子 5: v2 ]/ n' s( x
1.4 没有SMA头的测试 7. _' m& o2 L( g' K' k! ^ M/ h
1 第9章 封装设计自开发辅助工具 5
0 O' q+ t, J" V7 ^1.1 软件免责声明 5
; x; w% M( A0 N( U( U d1.2 Excel 表格PINMAP转入APD 6& H: l1 Z/ ]1 K- |! ?) L$ P! e
1.2.1 程序说明 6
5 a) V2 J( n. _; Q: O3 y# {1.2.2 软件操作 7& J5 L' y. r' Z; _; m! c: N* f
1.2.3 问题与解决 13
, f8 Y9 e! N/ k# V+ a1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 144 U1 R; d% O- D- `) K V$ J
1.3.1 程序说明 144 u a: M7 B/ |
1.3.2 软件操作 144 N+ d: y/ Q l7 C
1.3.3 问题与解决 18
0 _7 y1 e- A! T4 S1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18, M: J5 G+ L% y! Y! {$ l
1.4.1 程序说明 183 [$ d. {0 U9 j* J. D4 A
1.4.2 软件操作 19
3 C+ o. {9 c2 v$ l1.4.3 问题与解决 20
5 o4 h+ T% a# [8 J |
|
[复制链接]
/1 
楼主
发表于 2015-2-2 17:41
好书，推荐！
支持一下