|
|
1 第1章 常用封装简介 6
! H4 x/ X- \6 E5 G& h1.1 封装 62 x6 P/ a% ]! L. `# ^) x
1.2 封装级别的定义 6
: Z( Z) y' Q% M& D* C. ?+ `1.3 封装的发展趋势简介 6
% [. `5 p1 ?' M$ G: p r1.4 常见封装类型介绍 9
K7 Y$ B3 ]/ P1 l& U, m1.4.1 TO （Transistor Outline） 9
. O- Z% w3 G6 f7 D2 K2 N1.4.2 DIP (Dual In line Package) 92 q6 N& q F1 [( A
1.4.3 SOP（Small Out-Line Package）/ SOJ（ Small Out-Line J-Lead Package） 10
3 y: O/ A! _+ N6 P1.4.4 PLCC (Plastic Leaded Chip Carrier) 11
2 v: w6 l) q$ P1.4.5 QFP（Quad Flat Package） 11
- z, s; y! D/ I9 d3 R! @& b1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16
; o/ J m: w/ Y1.4.7 Lead Frame进化图 17& o1 _/ E/ z6 |3 {) z
1.4.8 PGA(Pin Grid Array Package) 17
' s0 p: q) [) ^1.4.9 LGA (LAND GRID ARRAY) 18
# E( S. `9 q. O; `1.4.10 BGA(Ball Grid Array Package) 18
! \ w0 W D0 b G1 D% s* E1.4.11 T BGA (Tape Ball Grid Array Package) 19# A2 X$ p& \- ~/ d
1.4.12 PBGA (Plastic Ball Grid Array Package) 20
/ e# @# o/ l1 U+ m7 c0 g. a1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21
- B) x% K' h3 O8 U1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22" G& O# P& P2 r) d6 M! `7 K
1.4.15 WLCSP（Wafer-Level Chip Scale Packaging Technology） 23
2 r0 I) G! X$ u1 F* A5 `1.4.16 MCM(Multi-Chip Module) 25
- D1 ^3 C# C8 f' G0 W1 Z6 E [1.4.17 SIP（System In Package） 26+ U8 e. [. i: K1 v2 A) I
1.4.18 SOC 27, ?# X- S$ Q, \/ Z' E
1.4.19 PIP（Package In Package） 30
1 B3 S6 O" M* m: Y; k& Y. t! F, z1.4.20 POP(Package On Package) 30
: E$ ^! p/ \' a0 h1.4.21 TSV (Through Silicon Via) 32
, h0 i+ N0 k# _5 T0 O' x( F1.5 封装介绍总结： 340 N9 r1 z) Y/ t3 Z; o4 f
1 第2章Wirebond介绍 5( ^- `/ z: h2 t" k
1.1 Wire bond 特点(成熟，工艺，价格） 5. | H! B" C W1 ]
1.2 Wribond的操作过程(每步骤有图) 8
# s c+ U+ O$ o# ?( H* J& I1.3 哪些封装适合于使用Wire bonding工艺 12% Y# Q: \+ d' g/ n7 p
1.4 Wire bonder机器介绍 14
% m8 v4 I! a( @" E1 第3章 LEAD FRAME QFP封装设计 6
q/ o( {- x2 g- T3 G1.1 QFP Lead Frame介绍 6
; r/ N( K8 T- ?3 y: Y- n1.2 Lead frame 材料介绍 8
a& P7 R0 U" @- E. J' W% B- x1.3 Lead frame design rule 8
' I( U9 Z& {# ]; z1 F7 [. z1.4 QFP Lead Frame 设计方法 10+ h1 X$ H# X0 W
1.5 Wire Bonding设计过程（以autocad为例） 17
: J# g3 ^7 H2 i7 s' z1.6 Lead frame Molding过程 22
5 r' L2 e$ }. C! Y3 {/ R/ Y2 h: D: R1.7 QFP Punch成型 (整块没Punch lead frame的图) 24# }: A) ~! {. L& {& E5 B9 Q
1.8 常用Molding材料的一些介绍 26
* [ r- @) y# ?$ B e A1.9 QFP lead frame生产加工流程 28: a, A. a1 U* A5 `& Y: H( j
+ I4 z7 Y) K! l% D' C3 ~& i
第4章 PBGA封装设计 7
; w* B' \9 I: q3 X' U$ A1 WB_PBGA 设计过程 7
2 \/ M$ G& v3 q t6 e% a W1.1 新建.mcm设计文件 7
! R6 g) D* l4 s9 {: j1 q1.2 导入芯片文件 8
! d( S1 Z D) @0 g1.3 生成BGA的footprint 136 K- _5 y" J; _# M. w; i
1.4 编辑BGA的footprint 179 C4 _7 E- u1 w* a3 e* R, ], j
1.5 设置叠层Cross-Section 20, J. f' F( t0 A' i
1.6 设置nets颜色 21. d0 z& R& T6 D3 g1 ]
1.7 定义差分对 226 G+ @9 W: T8 \; e: u( f# c
1.8 标识电源网络 233 c7 |( X3 ^5 j% ~0 Z
1.9 定义电源/地环 24! ?5 w& ]% O/ ~/ H' x
1.10 设置wire bond导向线WB_GUIDE_LINE 275 {9 q6 ~3 [/ H6 ?
1.11 设置wire bond 参数 30
! A. Q1 @) q1 g8 n; q6 ]! f1 Z; Y8 P1.12 添加金线 wirebond add 347 O8 l* U: _ Y# y+ b+ D
1.13 编辑bonding wire 361 w- t, m) `$ E( [ P& e! z: m B
1.14 BGA附网络assign nets 388 ~+ R% J) C+ N) F( f9 q$ o
1.15 网络交换Pin swap 42
3 T6 L" `4 n+ x1 l6 I: K6 x& [1.16 创建过孔 44
) x4 j! K1 p3 @1 @3 h+ c1.17 定义设计规则 468 U5 u% x; u& V r/ I, Y
1.18 基板布线layout 49, c/ a: M$ l0 B
1.19 铺电源\地平面power/ground plane 515 h7 {3 Q. [% C( H ?! ^6 [
1.20 调整关键信号布线diff 53
0 Q2 a! Z1 H4 k# P( G0 B1.21 添加Molding gate和DA fiducial mark 56
$ U( [' F& r8 B( H# c5 c* j1.22 添加电镀线plating bar 58
1 R, G& P! x; k9 ^- C: @/ k1.23 添加放气孔degas void 62: w. Z8 k! c' @1 b+ i& x6 Y( d
1.24 创建阻焊开窗creating solder mask 64& p" l. F, l, S. ?# m1 w
1.25 最终检查check 67
* Q6 X4 n ~7 ]6 T/ `1.26 出制造文件gerber 686 ]3 z& X/ A) R
1.27 制造文件检查gerber check 72
; ?/ P, `- m2 o3 Z1.28 基板加工文件 74
]$ ?8 u7 ~1 x I% W' p1.29 封装加工文件 75
B( W$ K4 X# ^5 b! o3 b- M. x' m( Q2 A' a
1 第7章 pbga assembly process 7
) m% t0 A& `# Y2 }' T1.1 Wafer Grinding(晶圆研磨) 7" M! X) @* G7 l
1.2 Wafer Sawing(晶圆切割) 91 F" E. L* H' v( e& `, N/ H) S: Y7 B, T
1.2.1 Wafer Mounting(晶圆贴片) 10
4 |; @3 p7 w) K1.2.2 Wafer Sawing(晶圆切割) 10
+ D+ ]8 F9 y l; e* O# k7 W3 A- M1.2.3 UV Illumination(紫外光照射) 11
! Z7 I6 V: s4 f1 L7 `) y" p1.3 Substrate Pre-bake(基板预烘烤) 11! W/ |+ @2 H8 l5 e. X8 S2 S
1.4 Die Attach(芯片贴装) 12
+ u& n' y4 S; E1.5 Epoxy Cure(银胶烘烤) 143 f% E! d6 p/ D* B* h$ }
1.6 Plasma Clean (电浆清洗Before WB) 14
* P U# L- a. d u% M- Y1.7 Wire Bond(金丝球焊) 15
+ d b) w; y6 `9 E+ v/ f0 e1.8 Plasma Clean (电浆清洗Before Molding) 17
% u" H4 j5 u2 H* O0 N4 H! J. k1.9 Molding(塑封) 18! F& Z$ V6 ?' G5 ?* i% ~) A0 K
1.10 Post Mold Cure (塑封后烘烤) 190 P0 O; w# @" b# G( ?1 _- g
1.11 Marking(打印) 20
3 J) \; S8 a) `9 f( c3 y1.12 Ball Mount(置球) 22" W/ v0 |8 u* m" _) W; X- j# X
1.13 Singulation(切单) 223 }3 J4 a- o# @1 [
1.14 Inspection(检查) 23
) o% K. p' h+ N) x* w4 N7 m; y. S1.15 Testing(测试) 24
" C" L' P; {' T6 E) J0 }1.16 Packaging & Shipping(包装出货) 25
) E& [8 ~" q4 }
! T6 O+ T5 J, ]1 第6章 SIP封装设计 86 D3 f' G" ]4 `. l' V. X
1.1 SIP Design 流程 9
6 C b4 m3 s7 N1.2 Substrate Design Rule 11. d [* A% J3 p& @1 @+ {. H) i; R
1.3 Assembly rule 14
5 d+ J7 z: ?1 j; W' [3 \* C2 F1.4 多die导入及操作 16
2 e. l3 w0 w. C( S4 ?. ], U1.4.1 创建芯片 16
# |$ Q4 D; O+ l1 i% ]5 ~7 l1.4.2 创建原理图 34
; H0 I3 v8 R" c- ^/ E( r% V1.4.3 设置SIP环境，封装叠层 36/ J a, W9 V# s6 a* c8 s3 J
1.4.4 导入原理图数据 42
! B+ G" V! O* p D* Z, l% V6 ?1.4.5 分配芯片层别及封装结构 46
- I, n- j* x- z! q7 U3 k1.4.6 放置各芯片具体位置 49; W8 j/ a- h: s r
1.5 power/gnd ring 45
; [% o* w# Y; U: I1 |. y F6 T" x1.6 Wire bond Create and edit 59
- [+ ]. f+ V! z! u- L a% t6 [1.7 Design a Differential Pair 68
$ ?6 V9 n5 T2 w8 F1.8 Power Split 738 q8 k% E e8 c
1.9 Plating Bar 78
# \* B* V8 i5 `. t4 C4 Z1.10 八层芯片叠层 83; [; R$ i" S& |) o
1.11 Gerber file/option 83. K$ u7 g& N% R0 R+ P4 X9 \ e/ v; ^2 U
1.12 封装加工文件输出 91
- d0 ?. R5 e$ ?1.13 SIP加工流程及每步说明 100, F3 ?$ M/ l/ n
1 第7章 FC-PBGA联合设计 7
3 q! v( x6 T( I% a) s3 ]- F9 _1.1 高PIN数FC-PBGA封装基础知识 7$ ?$ U0 |( y2 |+ s
1.1.1 高PIN数FC-PBGA封装外形 7
7 P& L" p. A6 D* r( v1.1.2 高PIN数FC-PBGA封装截面图 7& Y9 _1 U; i$ w3 ^
1.1.3 Wafer 86 v8 B$ X5 d* T4 `& N1 ~1 M
1.1.4 Die/Scribe Lines 8. L6 O1 {9 `5 j7 c( j$ ^
1.1.5 MPW(Multi Project Wafer) 8
; i0 x- D4 ^+ l9 \8 {1.1.6 BUMP(芯片上的焊球) 9
& U, A) m! f! F1.1.7 Ball(封装上的焊球) 9' \) J5 ?! D# B9 q2 E
1.1.8 RDL 10/ z4 r3 i5 B' p- k9 C- C
1.1.9 SMD VS NSMD 11$ V0 v& `1 U+ H3 T- D
1.1.10 FlipChip到PCB的链路 12- w* {6 J. V4 R% g6 t# C# Y! T; y
1.2 封装选型 12
1 h! R5 [, N( `( }& N1 n& f4 J! q7 H1.2.1 封装选型涉及因素 12
% O; l4 @) T2 O+ \$ q1.3 CO-Design 14* N' l9 r$ A0 E- T* ]: U8 B
1.4 Vendor推荐co-design的流程 14
& |* M1 M" h F( d4 K* m2 I1 ]" @9 f1.4.1 Cadence的CO-design示意图 15
e2 e9 K7 l. u5 u4 A+ s$ a1.5 实际工程设计中的Co-Design流程 16
4 I- @/ t) A# R( w$ o4 r( ?; P1.5.1 Floorplan阶段 18; G: q8 ^; L' w$ W3 L
1.6 FLIPCHIP设计例子 29
, k! h, v/ h! v* F1 ^1.6.1 材料设置 29
0 i; }" P7 k: Y/ m. N& s7 H1.6.2 Pad_Via定义： 32$ Q8 T4 @& v, W$ T$ U& A' N* x
1.6.3 Die 输入文件介绍 34
8 C: l$ m, z* c# o" ~# Q5 i1.7 Die与BGA的生成处理 34- r9 S9 G0 z: x
1.7.1 Die的导入与生成 34
+ G# T W/ S7 H4 S( M/ U5 I( y1.7.2 BGA生成及修改 38
: h; L2 ?+ b/ \6 I6 I1.7.3 BGA焊球网络分配 44
% l, i- P. v4 I) ^1.7.4 通过EXCEL表格进行的PINMAP 478 ^& D/ e& u4 m. C/ M" \; W6 E3 M
1.7.5 BGA中部分PIN网络整体右移四列例子 48
/ Q! W; x, w- A" b1.7.6 规则定义 51 M& @, h8 K. W2 v! R
1.7.7 差分线自动生成方法2 58) L3 V* K5 A9 X
1.7.8 基板Layout 58
1 v; o( G1 v9 [: B) Q2 j1.8 光绘输出 64
) D5 ~1 ^& V O/ n1 第8章 封装链路无源测试 5. \" s" s! X f- `. N: J+ n
1.1 基板链路测试 5
2 y2 O* A% x0 t1.2 测量仪器 5. w6 ~2 x# k- ?/ S1 C4 L
1.3 测量例子 5
! E. k# J# Z( R7 g& p) l' {" l1.4 没有SMA头的测试 7
4 x! A$ A. c, P# g. G' j* V1 第9章 封装设计自开发辅助工具 5
" f. n' b+ }# ]4 d1.1 软件免责声明 5
2 K9 Y7 ]) n, H) l1.2 Excel 表格PINMAP转入APD 6
. E3 G/ Q5 c# X# z1.2.1 程序说明 6
, E+ }) ~/ t+ Y$ j% L1.2.2 软件操作 78 J0 L5 R7 M G( r- C& i( b5 [" D; z2 T+ u# N
1.2.3 问题与解决 13% o- o1 d; x- g9 l: G- q
1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14& e$ x; k$ c8 S U- Y/ u
1.3.1 程序说明 14: r2 o2 l7 U: V, Z2 V# c0 P
1.3.2 软件操作 14) X* D1 c' F2 O1 a$ R: ^" L8 H
1.3.3 问题与解决 18
$ d% V$ }2 \8 j; s: }% I1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18
% L0 Y1 m$ ?/ h4 b% m& F$ v1.4.1 程序说明 18/ c" X V- [! R) T* F
1.4.2 软件操作 19* z' }5 z$ _" d6 h" |+ T. {
1.4.3 问题与解决 20
* n9 A9 v2 I3 ~& Z* b |
|
[复制链接]
/1 
楼主
发表于 2015-2-2 17:41
好书，推荐！
支持一下