|
1 第1章 常用封装简介 6( e/ s4 W# [2 x: `% q
1.1 封装 6. c. A. _8 |- C/ \" Q( y; j( h! u
1.2 封装级别的定义 6+ s5 R8 Y5 c! w! H! R, h1 ~
1.3 封装的发展趋势简介 6
0 U3 C1 \6 z3 L. O2 e$ {1.4 常见封装类型介绍 9
' O9 f" q+ h) d, y' U1.4.1 TO (Transistor Outline) 9
/ P k5 T5 X& B* B% a1.4.2 DIP (Dual In line Package) 9# [2 ?; D( S0 r1 s
1.4.3 SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package) 10
+ A' D; Z' y" P1 I: A7 T1 I1.4.4 PLCC (Plastic Leaded Chip Carrier) 11' k- [2 s% `' @& p
1.4.5 QFP(Quad Flat Package) 11
! t) f8 N6 z# _$ \8 C1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16
5 B) ?& _- G% b% {. T0 s9 f/ w1.4.7 Lead Frame进化图 17+ N" O/ Y2 q) W7 Y" w
1.4.8 PGA(Pin Grid Array Package) 17
/ M5 H6 b4 q- U& R1.4.9 LGA (LAND GRID ARRAY) 18
; [4 C4 i b- P; b, ^7 t0 `1.4.10 BGA(Ball Grid Array Package) 18
$ i& u' ~+ I- t$ \4 b% |1.4.11 T BGA (Tape Ball Grid Array Package) 19
1 T/ X# ?9 b4 F; t6 K* N. i1.4.12 PBGA (Plastic Ball Grid Array Package) 208 K0 h, b9 b5 X
1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21! m8 {8 l8 e$ G, o7 j7 n% W9 C
1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22
! [* d4 ]! y4 R0 V1.4.15 WLCSP(Wafer-Level Chip Scale Packaging Technology) 23
, g9 D$ W% p; d4 Z7 r, K! p+ [1.4.16 MCM(Multi-Chip Module) 25
" A7 _6 D. V w, u/ E7 C1.4.17 SIP(System In Package) 261 F& k9 c6 @' k* N$ _* x: |; d7 z
1.4.18 SOC 277 L3 h+ P G4 l/ w0 g# `& z5 ^
1.4.19 PIP(Package In Package) 30/ q- h# x9 U/ e; W h6 Y! i; m! o6 V
1.4.20 POP(Package On Package) 30- d( m+ v! Q3 m) I6 h2 k
1.4.21 TSV (Through Silicon Via) 32& |3 V- W: v& p! |9 w
1.5 封装介绍总结: 34
) D6 F& Y# w4 C# v4 D7 S1 第2章Wirebond介绍 5# Y$ j! Z* w/ { D
1.1 Wire bond 特点(成熟,工艺,价格) 52 w2 q6 @( r0 w( {
1.2 Wribond的操作过程(每步骤有图) 84 _ p1 G; S; y9 |# N Z
1.3 哪些封装适合于使用Wire bonding工艺 12
& Z3 \( J- A1 p9 u% P1.4 Wire bonder机器介绍 14
7 W9 p/ F7 ~8 P! l1 第3章 LEAD FRAME QFP封装设计 6
* |6 R' L. y, m6 Z1.1 QFP Lead Frame介绍 6
; S. M- N/ ^8 H: ?1 F; U" y1.2 Lead frame 材料介绍 8
+ [' J- M1 y- s- y4 r% q0 ?1.3 Lead frame design rule 8
, X9 Z* A* ^ F$ r% V7 S1.4 QFP Lead Frame 设计方法 102 ^ V) E8 Z6 m! t% E
1.5 Wire Bonding设计过程(以autocad为例) 17' s: [$ q$ y* i+ o# e
1.6 Lead frame Molding过程 225 V( N( |% r! G" `" ?! K
1.7 QFP Punch成型 (整块没Punch lead frame的图) 24
( w4 P( ` J5 j( r0 ]1.8 常用Molding材料的一些介绍 26
: l5 ]/ I; C) b9 `) h* t5 d( R' U1 R1.9 QFP lead frame生产加工流程 28$ P5 T5 c2 N4 s4 o0 @
% N9 }. X. d& t4 [9 }第4章 PBGA封装设计 7, E) ^+ E6 U+ J
1 WB_PBGA 设计过程 7
2 e+ g& R4 z4 Z. x( i6 q1 E% X1.1 新建.mcm设计文件 7- o' f9 F5 O2 y( k' e1 N
1.2 导入芯片文件 8
`' m- O+ P2 r0 X1.3 生成BGA的footprint 13$ j+ Y( U8 Y {1 e
1.4 编辑BGA的footprint 17
- e# r2 P) [! @4 d( E1.5 设置叠层Cross-Section 20
) u; E; T6 v. N% r7 {1.6 设置nets颜色 217 F9 i+ h/ Z7 W9 g+ o
1.7 定义差分对 22
1 M: \9 T, u3 K- s& Y o4 {7 q1.8 标识电源网络 23, J- ?4 Z. k! I8 B/ X2 ~ Y
1.9 定义电源/地环 242 A R/ Z3 _7 W3 \* k7 D
1.10 设置wire bond导向线WB_GUIDE_LINE 27
! K7 r9 P. h: ~' ^( N/ J2 c" U1.11 设置wire bond 参数 30+ J" p4 x" U) X$ J
1.12 添加金线 wirebond add 34
0 a7 o; {8 M0 D, e9 S, c1.13 编辑bonding wire 36
1 C* W0 g2 R+ \( ?9 K' ^1.14 BGA附网络assign nets 38
: B; ], v: N. N6 x9 {; {1.15 网络交换Pin swap 42
- N" I! B3 ] B9 a6 m1.16 创建过孔 44, c( I( ~& @" b" I2 P+ _$ N
1.17 定义设计规则 467 S* n0 W: N4 @" \: b# K
1.18 基板布线layout 49
6 h! M; ^/ D n5 K1.19 铺电源\地平面power/ground plane 51
" O- J) ^, H- c* j5 v9 _3 n1.20 调整关键信号布线diff 53: @# F7 Y, I/ P# `
1.21 添加Molding gate和DA fiducial mark 56
: j0 ]! n5 Y F1.22 添加电镀线plating bar 589 O0 k \! Z' h
1.23 添加放气孔degas void 62
- H7 y1 i5 z$ d3 \4 y: b( E5 E) V1.24 创建阻焊开窗creating solder mask 64) l6 z7 r8 h# H# a
1.25 最终检查check 67
! q5 }, n/ @' F* o. }) K7 [+ i1.26 出制造文件gerber 68- m; r' D" I$ D; a' p
1.27 制造文件检查gerber check 72
/ Y$ i* n+ P U0 H8 ^, e. `6 k1 U1.28 基板加工文件 74
7 A, H# Q* G( Q0 B3 O4 E5 n1.29 封装加工文件 75$ J5 g% J. M/ P) E# ?# v+ x$ l5 t
' A, A" m' `) R: A* P1 第7章 pbga assembly process 7
H9 P I0 f* I8 ^6 V1 I8 I1.1 Wafer Grinding(晶圆研磨) 7
1 s+ Y6 F+ ?$ ]! ~4 C( D- |1.2 Wafer Sawing(晶圆切割) 9
$ ]9 I' Y+ [/ I0 `& ]" A1.2.1 Wafer Mounting(晶圆贴片) 10
9 R7 R6 ^9 X# A0 y& D1.2.2 Wafer Sawing(晶圆切割) 10
- K, Y( X; E0 a4 J; l% n: |* i; F# }1.2.3 UV Illumination(紫外光照射) 11$ x s* t8 J3 l; j# u) j s
1.3 Substrate Pre-bake(基板预烘烤) 11
P- g# F$ Y4 }0 D1.4 Die Attach(芯片贴装) 12' O8 ~" e! D3 @: N
1.5 Epoxy Cure(银胶烘烤) 14, ]2 E) O8 x- F
1.6 Plasma Clean (电浆清洗Before WB) 14
$ r4 Y) e. K: r- d, v1.7 Wire Bond(金丝球焊) 15, d$ H+ Q/ h! j
1.8 Plasma Clean (电浆清洗Before Molding) 17
! j* S6 P4 M9 @+ ^1.9 Molding(塑封) 18' t4 y2 V+ `9 n. C' n( m8 Y& c9 l) c
1.10 Post Mold Cure (塑封后烘烤) 19
# V3 N" K$ I0 q* G4 U/ H1.11 Marking(打印) 202 d* N V3 ] K
1.12 Ball Mount(置球) 22/ w" S5 k' v. Q& l0 s
1.13 Singulation(切单) 22; U* `3 @* P$ G
1.14 Inspection(检查) 23
( e3 I; g7 Y! L1.15 Testing(测试) 24
8 _( T+ o- T+ G+ }1.16 Packaging & Shipping(包装出货) 25
- Y! t) `8 `. v G* T7 b& k4 U+ y" q0 x, V; v* ~4 Y# f
1 第6章 SIP封装设计 8
5 M; P. Q4 q0 f3 [; z# r6 x1.1 SIP Design 流程 9
+ f1 A$ K0 p* u6 u1.2 Substrate Design Rule 11& Y" i9 o7 G2 A; A! E: n
1.3 Assembly rule 14$ E+ L, H* k3 \
1.4 多die导入及操作 16
" Y, H3 k- O0 f/ A' `; |1 |0 t1.4.1 创建芯片 16
" I# r" i4 C5 {9 i# m1.4.2 创建原理图 349 n* Y3 f4 L$ Y( w
1.4.3 设置SIP环境,封装叠层 36
) Y0 Z. F. R/ P+ y: E2 ]& A1.4.4 导入原理图数据 42: M" H/ d0 u/ B1 X+ q R
1.4.5 分配芯片层别及封装结构 46
8 s; {& Q3 O1 w6 y% o6 s: S1.4.6 放置各芯片具体位置 49
, C9 _& i' r' _' R D; {& Y1.5 power/gnd ring 45
% l K! H2 O. e$ r/ ~+ b" _1.6 Wire bond Create and edit 59: _8 C# c1 \0 H" O/ x; Q# r
1.7 Design a Differential Pair 68- K" W: I. k }% J+ B) t2 u
1.8 Power Split 73
: X: D# c( @7 }9 d1.9 Plating Bar 78- V% P8 [0 w X: s6 z& t
1.10 八层芯片叠层 836 s+ A% V0 Z' ^' u
1.11 Gerber file/option 83
: R9 f) t: ~- E1.12 封装加工文件输出 91
8 ~ f; H+ l# T4 T% Q1.13 SIP加工流程及每步说明 100
5 b" n! Z/ }) L' H$ I1 第7章 FC-PBGA联合设计 7
M8 e- t6 ^! l! i z- R1.1 高PIN数FC-PBGA封装基础知识 74 o: w* f: W3 o5 O2 ~* H6 M
1.1.1 高PIN数FC-PBGA封装外形 7
9 H7 b! q y5 @" s' A; H) R) g7 A1.1.2 高PIN数FC-PBGA封装截面图 7% m# A' y6 I" b$ h, m& D
1.1.3 Wafer 8
6 N( Z) S4 v1 _/ Q1.1.4 Die/Scribe Lines 82 i; x9 q0 z/ T
1.1.5 MPW(Multi Project Wafer) 82 G: F9 N+ E' Q9 }, m/ }
1.1.6 BUMP(芯片上的焊球) 9- j! N' s' r9 [' i* h- @* m) W* w$ I
1.1.7 Ball(封装上的焊球) 9. v1 m/ O& ]6 |5 X
1.1.8 RDL 10) a B. J* e7 X8 ~/ Q x3 o [
1.1.9 SMD VS NSMD 11
9 N2 f# i. ]" y4 I5 m( K/ e1.1.10 FlipChip到PCB的链路 12
. S- d( p% F3 E/ G- i4 X) c" k1.2 封装选型 127 M! J- v2 s2 x& ?: b, f1 z* W0 L8 Z+ @
1.2.1 封装选型涉及因素 12
1 \, v1 z4 Q. Z8 j: t1.3 CO-Design 14- E; r6 t7 l& y5 e
1.4 Vendor推荐co-design的流程 14! m Z- B. H4 U. h: U' W
1.4.1 Cadence的CO-design示意图 159 f& B) j3 B! g# i f
1.5 实际工程设计中的Co-Design流程 16
" j8 [6 }- v2 v1.5.1 Floorplan阶段 186 I) t( ^* o: g6 k0 G
1.6 FLIPCHIP设计例子 29
5 e- W: K3 q5 A7 s' m* I# w1.6.1 材料设置 299 X" H# ^, l3 }( J j' T& d
1.6.2 Pad_Via定义: 32
/ s. R2 m* z; }% c4 O: Q1.6.3 Die 输入文件介绍 34' o6 Z4 _# b8 ?8 X$ F
1.7 Die与BGA的生成处理 34
; a2 ^6 |) P( q1.7.1 Die的导入与生成 34" C! Q! l. Q; ^
1.7.2 BGA生成及修改 38" b! t- R/ {, \" @0 M* y& U
1.7.3 BGA焊球网络分配 44
3 _1 j" g! `" I- c; w1.7.4 通过EXCEL表格进行的PINMAP 47+ _7 v, \3 M u4 E
1.7.5 BGA中部分PIN网络整体右移四列例子 48
9 s5 H2 r. y9 J% c, @& V6 ] v1.7.6 规则定义 51" W( c- Y( _2 N# ^7 n2 ^# f) q
1.7.7 差分线自动生成方法2 58' e6 v8 J) w* j N( D [7 O
1.7.8 基板Layout 58" s( ]3 T" J8 E/ r- P
1.8 光绘输出 64
+ c- I0 [7 j$ L# a% g1 N2 Z1 第8章 封装链路无源测试 59 L E) ?' Y2 V' n1 ?( T" q
1.1 基板链路测试 5
, [! n! B" ~& |$ X1.2 测量仪器 5! y. O1 i- D A$ N. K- R& W, _
1.3 测量例子 52 R* t2 x8 E9 w9 o) X% l
1.4 没有SMA头的测试 7/ A; ?; \# x8 a) r2 d2 Z
1 第9章 封装设计自开发辅助工具 5# Y4 |1 P% _5 b, _. r; q
1.1 软件免责声明 5
& {4 e+ \1 V9 r8 b, y1.2 Excel 表格PINMAP转入APD 6
7 |/ q7 D! H9 Q8 p0 j1.2.1 程序说明 6
$ B9 A9 I4 u: M/ e3 i, i1.2.2 软件操作 7
3 F, U4 T& g0 Q- w& A3 O6 A% Z* r% z% C1.2.3 问题与解决 13. Y- h7 Y- S; \: T8 z% Y# v
1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 140 g: b. N0 I7 P* \0 H; \
1.3.1 程序说明 14. h) ` F. J; S
1.3.2 软件操作 148 v/ ?" r+ v1 X) W4 ]
1.3.3 问题与解决 18
# E2 {+ J9 K# d9 F: U1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18
& V# y% [! g$ q: K& L$ t1.4.1 程序说明 18/ k7 J' n7 Z7 {9 K$ R; E
1.4.2 软件操作 19' w! t+ g7 d& \- R1 H$ P) M
1.4.3 问题与解决 20/ x' u! E, r3 n8 H. R: n
|
|