EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 1 |主题: 34006|排名: 8

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


有谁想要spb15.1做研究的吗，想要的过来说一声 39人参与	yueyuan2003 2011-7-10 19:37	11 1457	yueyuan2003 2011-7-12 14:33
开启时会弹出这样一个对话框 41人参与	really2003 2011-7-7 09:20	9 1267	紫菁 2011-7-12 13:16
15.7没有OrCAD Capture CIS望高手指点。 20人参与	sanlinger 2011-7-11 17:20	4 1822	zhuyt05 2011-7-12 11:56
新手求助，关于capture CIS的元件库 15人参与	rufeng888 2011-7-12 09:24	3 1197	rufeng888 2011-7-12 09:51
spb 16.x的 setup\user preferences如何设置? 10人参与	mlj270 2011-7-11 13:48	3 1215	mlj270 2011-7-12 08:33
请教各位仁兄：ALLEGRO16.5（PCB）怎样创建总线？	gaoxiuzhang 2011-7-12 08:16	0 761	gaoxiuzhang 2011-7-12 08:16
Allegro导入PADS里面转出来asc文件，会报错 10人参与	zengch 2011-4-26 09:30	3 3116	towner 2011-7-11 21:27
Help! 20人参与	狂奔的蜗牛 2011-7-9 11:10	4 979	anjing200707 2011-7-11 20:59
求助出光绘问题缺少层 15人参与	mypostwww 2011-7-11 16:47	4 1105	1141426662 2011-7-11 20:58
约束条件，大家都是怎么设置的？ 10人参与	ai小叶 2011-7-11 16:21	2 1059	anjing200707 2011-7-11 20:56
如何正确破解LPWIZARD10.1.1 41人参与	dcd 2010-8-3 20:11	12 2421	JIMDENG 2011-7-11 18:56
Cadence16.X哪个版本的比较好？ 90人参与 ...2	mlj270 2011-7-4 09:05	21 3743	每天学一点 2011-7-11 17:39
有关散热焊盘的问题 5人参与	shqwzhw 2009-12-19 12:01	1 903	lydia211 2011-7-11 16:50
16.5没装成功，请高手支招! 38人参与	minger2008 2011-7-6 12:40	10 3199	goldensea 2011-7-11 15:25
画好的outline如何修改倒角 10人参与	airubufeng2010 2011-7-10 12:05	2 3396	fune_pcb 2011-7-11 15:09
outline ，routekeepin 和package keepin这三个相对尺寸 23人参与	lovehometown 2011-7-6 15:07	6 2420	bluemare 2011-7-11 13:25
打了16。3，030的补丁，为什么线，零件等不能被高亮，急 26人参与	yixin 2011-7-11 09:50	10 1039	yixin 2011-7-11 13:18
ALEEGRO 设X_NET后,为什么PIN PAIR 不能PIN PAIR?急 17人参与	mankou 2011-7-4 23:03	3 1272	mankou 2011-7-11 13:03
求教大家，我的器件有些是以中心为原点，有些是pin1为原点，怎么批量统一成一种 27人参与	lovehometown 2011-7-10 13:59	10 1599	mindray_ty 2011-7-11 12:54
Cadence Allegro的的书籍深圳哪里有卖的？ 20人参与	gdli 2011-7-11 10:09	4 1440	mindray_ty 2011-7-11 12:48
为什么现在的钻孔表那么大张? 58人参与	longzhiming 2011-1-26 23:17	13 1685	longzhiming 2011-7-11 10:43
cadence中约束规则设置中thru via 是什么意思 10人参与	airubufeng2010 2011-7-10 23:32	2 2667	cccccc32 2011-7-11 10:01
Cadence 16.3如何修改约束规则 18人参与	airubufeng2010 2011-7-10 18:33	4 2586	airubufeng2010 2011-7-10 23:39
求助：在Allegro中顯示trace 的width 25人参与	echo_xu 2011-7-7 11:56	6 6743	anjing200707 2011-7-10 23:19
Cadence电源层得问题 40人参与	airubufeng2010 2011-7-9 18:48	8 1680	anjing200707 2011-7-10 23:04