EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 16 |主题: 33973|排名: 8

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


allegro中，按照RK3288视频，选择NETGROP一组线，右键选择高亮，但是线并没有变色... 5人参与	CCxiaom 2022-4-25 09:49	4 283	小七夜 2022-5-5 09:31
win11可以装16.6吗 4人参与	mengshang 2022-4-25 15:20	4 1266	wanglele 2022-5-5 09:16
Allegro 17.2一次安装破解成功 147人参与 ...2 3 4 5 6..12	you165 2016-4-25 22:11	203 67249	阿飞7812 2022-5-5 09:15
ALLEGRO快捷键失灵是怎么回事 8人参与	RoronoaZoro 2020-4-24 15:47	8 3220	huishowhui 2022-5-4 18:38
spb17.40.028 hotfix, 7天有效 125人参与 ...2 3 4 5 6..9	tangqianfeng 2022-3-26 20:40	125 2776	liuxing1633 2022-5-4 14:23
请问哪有ODB++ inside version 8.0.3安装文件可以下载啊 14人参与 ...2	默默聚聚 2020-3-26 21:39	18 2583	平江映月 2022-5-4 13:19
Allegro怎么移动走线 6人参与	ximeilanmei 2022-4-28 16:26	7 362	小七夜 2022-5-4 09:45
修改铜皮出现告警 2人参与	xubf01 2022-5-3 19:39	2 687	155351394 2022-5-4 08:12
allegro 17.2出光绘问题请教 7人参与	望见 2021-11-23 15:35	6 416	mancy66525 2022-5-3 17:17
怎么确定allegro中线段的角度 3人参与	pury 2022-4-30 22:17	3 296	leilei4908 2022-5-3 11:50
Cadence 层叠设计中阻抗计算疑问。 5人参与	xubf01 2022-4-17 14:56	6 467	ytmgadw 2022-5-1 11:22
Allegro中的Variants---create Assembly Drawing用法 15人参与 ...2	subrina 2015-11-19 10:26	23 8986	huishowhui 2022-4-30 21:45
16.6安装成功的说下经验？ 37人参与 ...2 3	liaihua1997 2012-11-14 15:27	43 21458	kksunflower 2022-4-30 20:14
请问 allegro 规则检查，不检查连通性吗？ 3人参与	6688hyc 2022-4-13 19:30	3 312	xiaomw 2022-4-30 16:48
allegro 错误如果解决？ 5人参与	亿通7 2022-4-29 16:05	5 258	亿通7 2022-4-30 09:19
为什么在cadence中铜皮不避让outline？ 5人参与	Jame33 2022-4-28 15:19	5 246	吃萝卜的熊猫 2022-4-29 16:25
使用cadence设计PCB时，如果已经把元件都放置好了有没有方法把所有放好的元件都取... 6人参与	twel2e 2022-4-29 10:34	6 237	a1049013636 2022-4-29 14:04
用不同的D-code在gerber文件里代表相同size的SMD pad和via pad 2人参与	小树 2022-4-28 11:35	2 195	leese2002 2022-4-28 18:56
使用Altium Designer导入Allegro的brd文件 3人参与	lahhse 2022-4-28 10:10	3 375	Memory00 2022-4-28 14:00
cadence capture16.6 原理图页面问题 2人参与	ezcamera 2022-4-28 09:28	2 224	dzkcool 2022-4-28 10:55
cadence16.6补丁打的115,反应很慢 1人参与	pury 2022-4-27 22:08	1 240	hthjgjkkl 2022-4-28 10:30
如何设置MIN BBVIA STAGGER 属性 9人参与	cathy1789 2020-5-8 16:49	8 4179	fet1012 2022-4-27 20:21
cadence 原理图设计 pin number设置为0 ，怎么不报错，可以产生网表？ 4人参与	王开鑫55 2022-4-26 14:57	5 323	pcb设计worker 2022-4-27 18:18
cadence里，自己画的原理图封装怎么添加到元器件中？ 4人参与	on1e 2022-4-27 14:30	4 316	pcb设计worker 2022-4-27 18:16
cadence16.5在生成gerber文件时出错啦 6人参与	twel2e 2022-4-27 10:02	6 237	dongjia323 2022-4-27 15:02