EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34007|排名: 10

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 15 16 17 181920 21 22 23 ... 1361 / 1361 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


使用正版 allegro23.1版本的顯示 BUG. 3人参与	aarom 2024-11-17 17:14	3 588	bingshuihuo 2024-11-20 08:31
查看器件密度 4人参与	sphai 2024-11-15 16:10	5 438	sphai 2024-11-19 10:20
ALLEGRO约束规则差分设置间隙和实际间隙不符，没有DRC提示怎么解决？ 4人参与	jinputou 2024-11-18 13:07	8 441	jinputou 2024-11-18 16:49
大家喜欢的SPB16.6.071hotfix来了，现分享 228人参与 - [阅读权限 9] ...2 3 4 5 6..16	partime 2016-6-7 20:56	229 1423	Dc2024111831a 2024-11-18 16:39
17.4显示3D异常怎么解决 6人参与	椰子???? 2024-8-30 09:48	11 549	ahoya 2024-11-18 09:20
17.4 3D 显示问题	ahoya 2024-11-18 09:02	0 116	ahoya 2024-11-18 09:02
16.6 中net 长度不一致 11人参与	stephenhgw 2017-11-23 10:58	13 1089	athena_lu 2024-11-15 16:14
Allegro17.4 槽孔中间是圆形通孔无法导出 5人参与	billymc 2024-10-6 10:27	6 562	似水流年whl 2024-11-15 15:17
一些差分下电阻，TVS等相邻地层挖空问题 20人参与 ...2	bike6162322 2019-8-22 11:49	21 2688	athena_lu 2024-11-15 14:31
allegro17.4打开文件夹时，总会无法显示出文件夹的内容，无响应 1人参与	keepwalking 2024-11-14 17:27	1 255	ybing12 2024-11-14 19:06
Cadence 17.4 如何在Shape外围自动添加一圈丝印 5人参与	Harley123 2024-11-7 10:23	18 671	Harley123 2024-11-14 18:04
槽型孔输出GERBER不显示问题生怕板厂遗漏槽型孔做错加急！！	qin12500 2024-11-14 09:43	0 95	qin12500 2024-11-14 09:43
请问，allegro中过孔阵列via array怎么操作，我试了好久都没会用 30人参与 ...2 3	huarobust 2012-11-8 21:02	31 19226	似水流年whl 2024-11-14 09:16
Advanced mirror 中Geometry only不能使用 4人参与	pau071207 2024-11-11 15:57	9 332	pau071207 2024-11-13 16:12
转出ODB++文件出错 23人参与	fengdi 2008-5-6 16:11	8 4888	似水流年whl 2024-11-13 11:56
allegro 16.6 打开的时候前三个有什么区别 2人参与	fengsheng1015 2024-11-11 15:23	2 247	fengsheng1015 2024-11-13 11:30
DRC显示红色但是没有显示DRC标志性错误 7人参与 ...2	qingzhulcl 2015-6-13 15:31	21 6192	Harley123 2024-11-13 08:44
allegro 16.6 打开的时候前三个有什么区别 3人参与	fengsheng1015 2024-11-11 15:26	10 383	fengsheng1015 2024-11-12 16:31
allegro 走线需要隔层参考，相邻层的下部分如何挖空走线 13人参与	乌泽 2021-6-25 13:48	21 2272	centem2015 2024-11-12 09:03
请教：cadence allegro 如何抓取clinesegs的轨迹 5人参与	DayAlex 2024-11-7 15:40	6 420	procomm1722 2024-11-11 16:31
via处呈现直角 9人参与	七彩雨 2023-6-30 15:35	9 782	Dc2024111015a 2024-11-11 14:33
cadence 17.2用的没问题，由于项目需要加装了cadence 17.4打开17.2本ALLEGRO就报错... 4人参与	jinputou 2024-11-6 11:52	8 399	aarom 2024-11-11 13:31
cadence中怎样从原理图或者PCB中导出元器件库和封装库？ 7人参与	on1e 2022-7-27 15:57	10 1108	七星海棠 2024-11-11 11:34
ALLEGRO画手机板如何评估时间 4人参与	jinputou 2024-11-8 16:17	4 475	七星海棠 2024-11-11 11:26
关于表层铺铜的问题 6人参与	chama 2024-11-8 10:03	6 485	centem2015 2024-11-11 08:52