EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34071|排名: 3

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 28 29 30 313233 34 35 36 ... 1363 / 1363 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


大佬，求分享。有Sigrity linux的资源吗？ 1人参与	hzppppp 2024-8-6 20:34	1 258	Quiescent_521 2024-8-7 18:07
请问怎么设置“Place replicate apply”这个功能的快捷键 2人参与	gcy041985 2024-8-7 08:45	3 509	zc333 2024-8-7 15:17
PCB板材知识 23人参与 ...2	shenjing845250 2016-12-28 12:16	23 1648	hailang0801 2024-8-7 15:11
database has been corrupted 2人参与	wolf343105 2024-7-22 14:44	2 405	twofoolish 2024-8-6 17:23
关于EDA365-SKILL中Draw Drill Hole生成Dril与实际PAD钻孔不符 2人参与	张小明1 2024-8-5 16:52	2 540	zfd552487261 2024-8-6 15:46
等长问题求助 4人参与	泥巴巴 2024-8-3 10:04	9 740	Ean666米乐 2024-8-6 14:31
Tools->Cteate Module找不到 4人参与	Andromedanalog 2024-8-5 11:45	4 487	twofoolish 2024-8-5 14:46
关于pin dely的问题 6人参与	lou1232003 2024-7-27 21:18	13 676	twofoolish 2024-8-5 13:33
win11 allegro 16.6安装问题 1人参与	EDA520 2024-8-2 20:49	1 333	procomm1722 2024-8-5 11:57
allegro进行背钻设置的过程如何指定网络的孔特性？与孔的位置 3人参与	mengzhuhao 2024-7-26 22:34	5 635	木忧 2024-8-5 09:07
Sigrity2021 speed2000中找不到general si simulation 10人参与	jingcuz 2022-3-23 19:33	17 2330	jnhantares 2024-8-2 15:17
17.4 stroke editor打不开是怎么回事，电脑系统win11专业版 1人参与	西北一枝花 2024-1-12 22:42	1 464	loveDNF四 2024-8-2 15:10
求助！Orcad Capture输出网表出错 ERROR(ORCAP-36003) 8人参与	llk0539 2018-6-30 11:59	14 9966	lc1234 2024-8-2 11:49
今日打卡 4人参与	张小明1 2024-5-24 15:37	5 324	nicklayout 2024-8-2 09:31
Allegro17.4安装以后特别卡顿 5人参与	蔡暧玩Dennis 2023-5-9 15:06	6 1557	Dc2023092298h 2024-8-1 20:40
allegro17.2输出stp文件，拼板显示残缺 5人参与	xiehuan614 2024-7-31 10:50	13 419	xiehuan614 2024-8-1 14:12
关于使用candence权限问题。 8人参与	6940 2024-7-30 08:50	13 949	Dc2024080112a 2024-8-1 12:09
CAD Library Builder 阿里狗破解失败 3人参与	xubf01 2022-5-4 22:18	3 641	stone123790 2024-8-1 11:10
cadence怎么铺铜 4人参与	I好好学习I 2024-7-31 10:13	4 444	6940 2024-8-1 09:00
opengl 打开不出现net name 2人参与	18261745107 2024-7-17 09:53	2 369	18261745107 2024-7-31 16:55
请教高手一个问题，怎么根据BGA算需要多少层才够出线啊。 17人参与	neon 2012-5-9 20:04	5 1449	wudipk2010 2024-7-31 14:28
Allegro16.6里同网络的孔重叠、Hole交叠规则设置提示什么DRC 5人参与	tao 2024-7-4 19:19	9 816	nicklayout 2024-7-31 10:31
Cadence17.2购买正版软件的话是怎样的一个费用？购买渠道有建议的么？ 7人参与	beckey 2021-9-24 14:58	7 4348	pcb设计worker 2024-7-31 09:49
Signal and Power Integrity-Simplified(Eric Bogatin) 114人参与 ...2 3 4 5 6..8	逸步舞秋风 2019-4-2 22:03	116 9040	pcb设计worker 2024-7-31 09:46
Allegro可以不用敲坐标快速捕捉到多个元素的中心吗？ 16人参与 ...2	vimgcc 2023-10-11 07:40	27 3032	taowa 2024-7-30 15:38