EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 33961|排名: 4

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 86 87 88 899091 92 93 94 ... 1359 / 1359 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


在cadence allegro中,copy不了Via,提示E- (SPMHGE-223): Illegal column spacing. ... 4人参与	chanfu 2022-11-2 11:20	4 445	lahhse 2022-11-2 14:10
cadence16.2 PCB入门中文学习教程 9人参与	stillnesslx 2022-9-7 09:02	9 415	234500317 2022-11-2 13:56
17.4的版本，出图的时候发现有背钻有exlusions 2人参与	henglin 2022-10-28 13:45	2 251	henglin 2022-11-2 11:38
求高手指点：PowerSI中修改走线宽度 3人参与	godgyan 2022-11-1 16:49	6 442	godgyan 2022-11-2 11:13
怎么设置过孔在散热焊盘上不报DRC呢？ 17人参与 ...2	雷子 2015-12-4 09:15	18 2425	句点608 2022-11-2 09:55
allegro package designer如何load skill? 3人参与	恋空skyloving 2022-10-31 17:55	5 297	恋空skyloving 2022-11-2 09:47
Allergo 指定某个网络覆铜连接方式 6人参与	全民帅锅锅 2022-10-19 19:00	9 834	全民帅锅锅 2022-11-1 17:46
如何实现shape对不同层的焊盘避让(void) 17人参与 ...2	zhuyt05 2022-3-2 16:37	17 1269	godgyan 2022-11-1 17:23
allegro 16.6每次重启电脑后，以前设置的pad，dev的路径就没了？ 2人参与	BGo 2022-11-1 15:58	2 239	dsgh 2022-11-1 17:16
Allegro 16.3不显示网络大家是怎么布局的？ 4人参与	Roof0102 2022-11-1 13:49	4 228	Memory00 2022-11-1 14:50
altium designer PCB文件导入到 cadence 中出现问题，超出区域，部分连接网络错误 4人参与	air888 2022-10-31 16:40	4 327	my3802132 2022-10-31 20:19
allegro中 ddr等长设置及绕线的步骤？ 5人参与	chanfu 2022-10-31 13:52	4 419	MrL1 2022-10-31 15:07
请教一下，在层次电路图中，有多个package的封装，要怎么样能指定组合呢？ 1人参与	tangqianfeng 2022-10-31 10:38	1 206	Jame33 2022-10-31 14:41
allegro17.4 打开3D问题 2人参与	superfamale 2022-10-28 19:29	2 322	dzkcool 2022-10-31 10:27
MT7620A Layout design comment 8人参与	yinghua2183 2019-4-13 12:26	8 717	intrepid 2022-10-31 09:52
请问射频模拟信号走线粗些好还是细些好？谢谢 3人参与 ...2 3	matice 2008-8-4 14:13	30 7819	benbenxia 2022-10-31 03:08
cadence16.6中为什么不能创建总线呢？ 5人参与	chanfu 2022-10-28 13:11	5 223	茫然若离 2022-10-30 10:58
设计单位mil mm 7人参与	language 2022-10-20 16:44	7 347	evaku 2022-10-29 19:44
求问4G模块走线的问题 6人参与	锅哥678 2022-10-16 09:32	8 332	star530 2022-10-29 15:19
怎么把原理图自定义的器件属性关联到PCB中？ 9人参与	子木_eda 2022-10-17 17:01	11 500	star530 2022-10-29 15:12
埋铜工艺设计 7人参与	xieyifu 2022-9-7 11:29	7 703	seawtl 2022-10-28 17:06
【求助】ALLEGRO Xsection窗口问题 3人参与	长天落彩霞 2022-10-27 11:35	3 690	3号仓库 2022-10-28 15:00
ALLEGRO 更改PCB封装导入如何不改变位置和走线 3人参与	gdgdx 2022-10-28 10:03	4 403	gdgdx 2022-10-28 14:22
PIN与PIN快速对齐 9人参与	陈贰狗 2022-10-20 16:51	9 1035	The_Lagacy_ 2022-10-28 11:22
关于Cadence Allegro 导出PDF的问题 4人参与	y4101490 2022-10-27 09:23	3 354	看到我叫我去学习 2022-10-27 12:02