EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34074|排名: 2

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 91 92 93 949596 97 98 99 ... 1363 / 1363 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


LPDDR5阻抗控制问题 3人参与	zyf137 2022-3-22 23:14	6 838	句点608 2022-11-4 11:48
Allegro 能否单独关闭铺铜shape的显示而保留布线trace单独显示呢？ 6人参与	air888 2022-11-2 16:39	5 469	lcfmax 2022-11-4 10:37
sigrity仿真的时候mesh精细度，为什么不在线上显示呢，只显示到铜皮上呢，这个正确？ 2人参与	啊啊啊诺诺诺 2022-11-3 18:44	2 356	啊啊啊诺诺诺 2022-11-4 10:24
skill创建椭圆形flash失败，希望大佬指教。 5人参与	xubf01 2022-11-1 21:02	9 510	zc333 2022-11-4 09:26
不同规格的接插件STEP导入只有1.5mm间距的导入不成功，怎么回事 2人参与	karkar 2022-10-31 20:25	4 451	aarom 2022-11-4 02:38
DRC提示有错误，但是在allegro中又找不到错误，求高手解答！！！ 18人参与	dorahh 2011-11-25 10:02	11 12218	star530 2022-11-3 23:10
谁有全一点的step模型啊，allegro这回搞得不错 24人参与 ...2	ll5152003 2013-6-25 13:19	26 4949	kingcard 2022-11-3 20:06
allegro 17.4 ，导完netlist之后网络就多了前面的@+原理图的名字 4人参与	henglin 2022-11-2 10:07	4 401	zc333 2022-11-3 19:49
实现allegro像PADS那样通过快捷键快速打开关闭铺铜显示 23人参与 ...2	shihen88 2013-1-30 16:32	18 5555	倾听风雨 2022-11-3 18:21
sigrity仿真S-Parameter Assessment功能是分析S参数的吧，怎么点进去后没有反应呢 1人参与	啊啊啊诺诺诺 2022-11-3 17:10	1 278	jack_are 2022-11-3 17:22
allegro electrical physical spacing 都是设置什么？ 3人参与	Roof0102 2022-11-3 14:21	3 616	mqerew 2022-11-3 15:36
DXF导入PCB显示尺寸过大，无法导入。有哪位大神遇到过这样的问题啊？ 2人参与	chanfu 2022-11-3 13:43	2 334	twel2e 2022-11-3 14:44
Allegro 22.1 對舊板相容性. 6人参与	aarom 2022-10-21 13:49	7 884	liuli88 2022-11-3 14:06
请教allegro里怎么查看未连接的网络啊？ 4人参与	tangqianfeng 2022-11-3 10:08	4 656	天净沙秋思 2022-11-3 13:46
请教routekeepout可以排除某些网络在内部走线而不约束吗？ 3人参与	tangqianfeng 2022-11-3 10:36	2 262	tangqianfeng 2022-11-3 12:35
allegro里如何对重叠的铜皮或原件进行循环选择 7人参与	DIY民工 2016-11-10 22:15	7 1488	dzkcool 2022-11-3 11:30
有没有人做过ASAAC的板子啊？ 3人参与	鱿鱼1 2013-11-18 16:13	3 826	dazuliuk 2022-11-3 10:59
如图，走线与铜皮报错，DRC检查也消除不了，铜皮不能避让怎么解决呢。求解答 5人参与	不必下江南 2022-10-31 18:04	10 324	小七夜 2022-11-3 10:08
请教各位大神， allegro 差分对与差分对之间的间距如何设置？ 10人参与	Roof0102 2022-10-27 11:04	10 459	小七夜 2022-11-3 09:57
DFM可以不同板拼版吗 6人参与	风车车等风 2022-10-31 17:48	5 322	qinhappy 2022-11-2 14:27
在cadence allegro中,copy不了Via,提示E- (SPMHGE-223): Illegal column spacing. ... 4人参与	chanfu 2022-11-2 11:20	4 511	lahhse 2022-11-2 14:10
cadence16.2 PCB入门中文学习教程 9人参与	stillnesslx 2022-9-7 09:02	9 455	234500317 2022-11-2 13:56
17.4的版本，出图的时候发现有背钻有exlusions 2人参与	henglin 2022-10-28 13:45	2 275	henglin 2022-11-2 11:38
求高手指点：PowerSI中修改走线宽度 3人参与	godgyan 2022-11-1 16:49	6 496	godgyan 2022-11-2 11:13
怎么设置过孔在散热焊盘上不报DRC呢？ 17人参与 ...2	雷子 2015-12-4 09:15	18 2583	句点608 2022-11-2 09:55