信号完整性SI/PI仿真今日: 8 |主题: 11920|排名: 6

版主: dzkcool, cousins, giga, forevercgh, peppa, 菩提老树, qingdalj, yuxuan51, superlish, amao, Heaven_1

推荐主题

1 ... 7 8 9 101112 13 14 15 ... 477 / 477 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


高频电路里一般要求S11小于多少？ 2人参与	胡椒盐 2023-12-29 23:38	2 708	longliuming 2024-1-2 08:23
[Cadence Sigrity] SPICE模型问题 2人参与	aaaaaaaa1111 2023-12-29 21:30	2 556	aaaaaaaa1111 2024-1-2 10:07
[Cadence Sigrity] 有没有pspice推荐的学习资料 1人参与	庚0209 2023-12-28 15:16	1 530	ad_gao 2023-12-29 09:45
[仿真讨论] S参数分割 7人参与	菜头 2023-12-27 20:44	7 835	zhanxing1988 2024-1-8 09:12
[Cadence Sigrity] power DC仿真时，PCB表面贴装的铜条怎么仿真？ 6人参与	Dc2023122728a 2023-12-27 14:46	8 743	benin 2024-12-17 15:12
[Cadence Sigrity] TDA4单板已经小批量生产了，突然偶发性的出现EMMC不起，结果还还很难复现 7人参与	啊啊啊诺诺诺 2023-12-25 17:01	14 1150	365学PCB 2024-1-23 15:22
[Ansys仿真] 电子桌面时域仿真太慢 4人参与	GSO_library 2023-12-25 11:14	4 657	嚼出西哈范 2024-3-25 18:04
[Ansys仿真] SIwave Clip design后如何还原？ 2人参与	胡椒盐 2023-12-23 15:43	2 545	mggimg 2023-12-27 18:12
[仿真讨论] 封装走线信道群延时出现恶化是什么原因 2人参与	胡椒盐 2023-12-22 20:59	2 703	胡椒盐 2023-12-26 15:17
[Ansys仿真] PDN仿真Z阻抗提取时对于BUCK电路VRM应如何选取位置 3人参与	yzzsjc088 2023-12-22 17:19	3 586	hq920071969 2024-11-1 13:43
[Cadence Sigrity] Sigrity组件中SPEED2000仿真DDR3报错 3人参与	aaaaaaaa1111 2023-12-20 21:36	5 627	硬件老兵 2024-4-9 16:32
[Cadence Sigrity] Power SI提取100M BaseT1 差分线 1人参与	su六1n 2023-12-19 09:54	1 491	yangjinxing521 2023-12-19 15:53
[Cadence Sigrity] 江湖救急下，有没有快速比对geber的工具呢 9人参与	啊啊啊诺诺诺 2023-12-18 10:42	12 927	SkyerD 2024-4-18 00:05
DK是一个频变参数 2人参与	遗忘小勇 2023-12-15 17:54	2 481	6940 2024-4-26 08:47
ADS拟合实际去嵌走线发现的问题，请大神不吝赐教 4人参与	遗忘小勇 2023-12-14 16:07	6 727	遗忘小勇 2023-12-15 09:21
ADS 拟合去嵌实测走线s参数，发现的一些问题，请大神解答 2人参与	遗忘小勇 2023-12-14 16:04	2 602	遗忘小勇 2023-12-15 09:18
ADS 拟合去嵌实测走线s参数，发现的一些问题，请大神解答 2人参与	遗忘小勇 2023-12-14 16:04	2 751	bingshuihuo 2024-4-18 08:49
[Cadence Sigrity] 求问这样一路信号应该选择POWER SI还是POWER DC或者其他仿真工具？ 3人参与	xxj1103 2023-12-14 11:18	3 591	xxj1103 2023-12-21 14:16
[Cadence Sigrity] PDN仿真时只仿一路电源与同时仿多路电源，结果有差异 7人参与	scofiled 2023-12-11 17:47	7 897	张俊杰 2024-3-8 14:23
[Cadence Sigrity] 怎样在allegro中添加一个层显示元器件高度信息 3人参与	啊啊啊诺诺诺 2023-12-8 18:21	3 856	aarom 2023-12-9 16:19
[Cadence Sigrity] OptimizePI 仿真导入电容模型时，如何将多个电容模型s2p文件压缩成XML格式文件？ 2人参与	jiangxiaolei1 2023-12-6 17:27	2 469	bingshuihuo 2024-4-18 08:51
[Ansys仿真] 关于不同层走线眼图对比 6人参与	专业pcb设计接单 2023-12-6 14:41	9 761	嚼出西哈范 2024-3-25 18:22
[仿真讨论] 设置了多个VRM和sink,怎么仿真后结果只有一个 4人参与	子木_eda 2023-12-5 15:45	6 654	子木_eda 2023-12-6 16:42
[Cadence Sigrity] power DC里面怎么给保险丝附上模型呢？ 10人参与	子木_eda 2023-12-5 10:02	12 749	SI_Booast 2024-3-29 09:49
[Ansys仿真] PDN仿真时，提取Z阻抗过程中，如何处理串联电感/磁珠的问题 7人参与	yzzsjc088 2023-12-4 15:31	13 1204	yzzsjc088 2023-12-22 16:46