希望跟大家讨论关于PCB的玻纤效应导致的差分对间的skew

Coziness_yang

由于PCB的玻纤效应导致差分对之间存在skew，而这个skew很难控制，也没法实际去测试，但是在skew会导致信号的抖动加大。希望跟相关人士一起探讨这个问题。

cousins

请恕我寡闻,玻纤效应是指什么效应？
我所理解的：
" O) P7 o! R$ S$ D( Z! b7 Fskew的原因有很多。排除掉飞行时间skew的话。
主要是高频造成的传输线结构的导体趋附效应以及介质漏电效应，使得串行和并行信号出现非理想相移或者损耗。
; U) R. G/ b3 I$ P% `6 N要控制，有几个方面，使用低损耗导体和介质，尽量缩短传输线长度，均衡技术，制作工艺水平提高。

! L  e4 ~  D3 d" aLZ的问题过于广泛，不知如何深入讨论。
, h5 Z8 a) H, l- @' \. @" |" `& z

Coziness_yang

谢谢楼上的同行回帖。
) s3 i6 H+ b! x8 y玻纤效应就是由于介质本身的不均匀，即玻璃纤维的编织效应导致不均匀，而这种不均匀会导致信号的传输速率不一致，那么对于差分对在这样的介质间传输时，两根信号线的传输延时会不一样，这样就会加大信号线之间的skew，从而导致信号的jitter增大。

cousins

了解，你是做光电类通讯的对吧。信号最高频率到了必须考虑到这么精确的误差。
这种误差很难避免，只能要求工艺做到尽量小的误差。这种延时还会跟边缘走线造成的寄生效应的感容特性有关，使得信号上升下降变快或者变慢。

Coziness_yang

这东西的确由工艺决定，但是对于系统设计者来说，这个东西不可控，但是对于导到25Gbps甚至以上的信号来说，这个东西的影响又比较大。所以如果能知道这个skew，或者芯片的driver能得到这个skew值，然后进行相应的调整，也许改善会比较大一点。

cousins

那就用均衡调整吧，你主要针对的应该是ISI的skew问题。FFE或者CTLE方式。用仿真调整tap的比重。

elover

有很多改善方向，可以从材料，工艺，走线设计这些角度来考虑。

xuexiyixia

* ^+ W, i' C, |4 Q+ Q) }2 k4 H有很多种改善方法啊，但大都是PCB厂家才能控制的，比如通过设计旋转布线或者制造旋转图形的方式来使传输线与玻纤成一定角度，避免使用单张玻纤布，采用扁平玻纤布材料等。

Coziness_yang

一般PCB厂商是先整面镀铜，然后再讲布线的胶片在45°方向显影。但是这种方法可以改善一部分，但是这样还是不可控的。

honejing

FYI: Additional Trace Losses due to Glass-Weave Periodic Loading

+ z% M' Q$ u5 O" a$ f. Vhttps://www.eda365.com/thread-32996-1-1.html

jhh610528

这个在高速度信号才影响大吧，据国外的资料在50Ghz的时候才有明显的影响，不过要是玻纤间距越大的话，在40Ghz也会有影响，反正就是线越长的话回损的越大，间距越大的话信号速率越低（影响）。目前就是解决方法：一，换更好的材料，二，板厂旋转图形，三就是角度布线啦，具体角度就跟你的材料有关了

tangxuena

除了楼上提的几点也可以改善玻纤布，采用更紧凑的采用扁平E-玻纤布，或者NE-玻纤布

deligencetw

好东西。。

brady.lu

这方面知识欠缺学习了.

刘中洋

学习了