PDN设计中目标阻抗及频率的定义

zjr_1102

我目前设计芯片时，碰到了目标阻抗的定义问题，再次请教大家：
1 H, S$ G" x) n9 _& }/ J/ c& z, t1、一般都以最大电流的1/2最为目标阻抗，但事实上存在设计过度，如何才能使目标阻抗与芯片实际的工作范围一致，各位是否有好的办法？
2、目标阻抗的截止频率到底应该看到多少？1GHz?
3、从高通相关的资料看，一般目标阻抗分3档，不清楚频率及目标阻抗时如何定义的？
6 |& {; [) M: K/ G& ^
: e8 m* g' |. J, X$ |( D

Coziness_yang

LZ,
1 z' E2 K& X: ^  ^6 z" y1. 因为考虑峰值电流的问题，所以目标阻抗设计为最大电流的1/2，对于电流的设计，一般采用较为保守的方式。
2.目标阻抗的频率范围，主要看你的电源供给谁，该被供给的模块工作频率。

zjr_1102

1、随着芯片主频增加，电流越来越大，如果还是1/2设计，阻抗会变的困难；
是否有办法可以测量芯片的工作电流，定义一个更合理的阻抗; 我们测试芯片阻抗曲线发现与1/2电流要求阻抗差挺多的，但芯片在各种情况下还是稳定工作的；
, z) \5 V- s" R: P' c2、例如我供给cpu(频率是1.8GHz)，频率就看到1.8GHz。 有细化吗？
& {# F5 Z- h( N例如高通：
1 J: g& T& Z/ Ddc to 10hz 11mohm, 10hz to 10mhz 104mohm ,10mhz to 500mhz 250mohm
0 S% I. w. T* U1 d3 g0 o: R  D

guo136

楼主这个有解了吗？

ERIC-CHANG