关于网站域名变更的通知

EDA365电子论坛网»电子社区 › 研发技术版块 › 信号完整性SI/PI仿真 › 芯片引脚的电阻在高低电平时会变化么？

发新帖

查看: 599|回复: 3

上一主题

下一主题

[HyperLynx] 芯片引脚的电阻在高低电平时会变化么？

该用户从未签到

电梯直达

跳转到指定楼层

1^#

发表于 2014-12-19 11:01 | 只看该作者回帖奖励

回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

在看芯片的spice模型的时候芯片某输出引脚在高点电平的时候电阻会有差别，这是为什么？
那芯片某引脚的输出电阻该如何确定呢？

收藏0 淘帖0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

回复

EDA365微信号及QQ群号！

该用户从未签到

2^#

发表于 2014-12-19 11:16 | 只看该作者

PN结会变，它自然就变

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

3^#

楼主| 发表于 2014-12-19 14:30 | 只看该作者

slew time是什么意思？是指信号上升沿么？

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

4^#

发表于 2014-12-19 16:21 | 只看该作者

你可以理解成电平转换响应时间

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

发新帖

推荐内容 /1

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-19 04:46 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表