找回密码
 注册
关于网站域名变更的通知
123
返回列表 发新帖
楼主: snsArvin
打印 上一主题 下一主题

DDR3仿真

[复制链接]

该用户从未签到

31#
 楼主| 发表于 2015-2-5 09:31 | 只看该作者
shark4685 发表于 2015-1-5 16:448 l' S3 y& T% X3 S
slew rate越大,相当于信号上升沿约小,所以时序上余量相当于变大了,对应标准就严格。
# X; Q1 |: @1 U  x- y
版主,还得麻烦您下,这个问题我还是没太想明白。
1 [  f0 t% \: B. cslew rate越大,相当于信号上升沿越小,这好理解9 s; N+ |5 }  k* a) }4 V4 o
但是,时序上升余量变大,这怎么理解?余量大了不是更好么,怎么会要更严格的标准?
5 f% z# A# q& ~) M谢谢!!!+ D$ L( r$ s6 ]7 V

该用户从未签到

32#
发表于 2015-2-21 10:09 | 只看该作者
好詳細..感恩

该用户从未签到

34#
发表于 2016-8-19 15:14 | 只看该作者
学习了 谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-19 11:20 , Processed in 0.109375 second(s), 19 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表