DDR3仿真

snsArvin

大家好，关于DDR3仿真，有些不解之处，请大家指导！
1.DDR3时序余量怎么计算？
7 q' r/ O3 k$ K5 U% j$ z" a2.下图中tIS(base)是个基值，标准上说：实际建立时间需要加上Δt，这个计算出来的总的tIS是DDR3芯片对建立时间的需求？还是实际电路的tIS？

7 E% h( l& Y6 F! R+ C0 E
# ^1 J4 n. p; K- u4 Q4 E# N2 E
# V. r+ h2 T) ^% ^8 h$ c0 \) l% q3.tIS有两个参考，AC150和AC175，到底用哪个？
7 y9 Q6 o, A; ^: y

cousins

. O, K: s" ?8 h" p8 w) y
1.tvb+tskew  tva-tskew   相位右偏为正，左偏为负  tvb为valid before 即理想DQ有效跳变前于strobe跳变的时间，tva为valid after，即理想DQ有效跳变后于strobe跳变的时间。skew为单根DQ允许的相偏
8 x5 m) F% _& U" _/ X3 ~2.参考第一条可以知道，datasheet里为requirement。实际测的为tvb+tskew tva-tskew
3.AC175 AC150代表的是门限偏移，即AC threshold +/- 175mV或者150mV，与速率有对应关系，速率越高，AC threshold +/-越小。
! G0 M; I% F2 X
! Z! O4 d: g% |+ t考虑到clk jitter及DQ skew的影响，slew rate取较大值为比较严格的做法，因为slew rate越大，最低要求的建立保持时间越长。

Colin_SI/PI

DDR3的时序参数是基于标准负载测试的
. r/ [4 s3 [9 i% K: _
" Q3 `; n; z. m. v# B1 G
实际负载不可能标准 所以波形有差别，负载过重过轻 等都会造成影响
. s: O  q# C& j+ v& R, \- T! ?飞行时间偏移，包括芯片内部的逻辑偏移，buffer偏移，和PCB上走线的偏移
, o. E) P8 J$ b1 O实际时序计算时要以接标准负载和实际负载计算飞行时间偏移
. i5 M* a- A" q  q! ^& P. _DDR3的规范规定计算时序都要考虑derating

( i; ^! t  ]% Q% i9 b) b& p

snsArvin

Coziness_yang 发表于 2015-1-5 22:16
3 P$ \7 |# z, ~7 G3 l* w9 w计算Slew Rate主要是要看信号的质量，有的信号在上升沿上存在非单调，但有些信号是单调的，所以对于slew ra ...

* f0 O) E6 A" Z: L6 `* N8 d您好，谢谢您给我解答，那么在计算时序裕量时，需要减去建立时间，那么是不是说这时候的建立时间需要用slew rate和AC175的基值一起来确定？

4 V. O+ y- W5 S' p5 ^/ w. Q

- E* B5 |* r# B

shark4685

看本质，看信号的上升沿，上升沿快用严格的规范。上升沿慢用稍微宽泛点的。

snsArvin

shark4685 发表于 2015-1-5 15:34
看本质，看信号的上升沿，上升沿快用严格的规范。上升沿慢用稍微宽泛点的。

谢谢版主，Slew rate的大小和tIS有直接关系吗？如果像下图这样，我认为不影响
! _6 K/ g( \6 B9 V; {/ `. l' |3 m! I0 g图中红线和黑线，我认为tIS都一样


' ^. u8 O( W  _! S) e* T* q

shark4685

slew rate越大，相当于信号上升沿约小，所以时序上余量相当于变大了，对应标准就严格。

7 |5 ?& `8 L% ]* \

snsArvin

shark4685 发表于 2015-1-5 16:44
- R8 r2 P& l1 z4 pslew rate越大，相当于信号上升沿约小，所以时序上余量相当于变大了，对应标准就严格。

在计算时序余量时，如何使用这个slew rate？
% u/ i( u; t; {% e8 S5 _% a

Coziness_yang

计算Slew Rate主要是要看信号的质量，有的信号在上升沿上存在非单调，但有些信号是单调的，所以对于slew rate我们需要采用不同的计算方法。而对于时序裕量，我们需要看slew rate，因为slew rate的不一样，时间裕量的计算肯定也不一样。

Head4psi

1. 总的tIS是DDR3芯片对建立时间的需求？
: R4 G2 a$ n+ b5 e8 v- v   是的，在 DDR3 pin 上所量到的 Setup time，要大于这个值 (tIS total)，多出来的就是你的余量。
. {/ P1 h# T1 d8 v4 O: `' s$ F% H
2. tIS有两个参考，AC150和AC175，到底用哪个？
) Q% N" b# T5 y    都可以，但是选用 AC150 的余量会多一点，原因有历史因素，非三言两语可喻。

shark4685

想听听历时原因

snsArvin

Head4psi 发表于 2015-1-5 22:18
3 R# O$ v) @7 Z% u/ W( Q/ Y1. 总的tIS是DDR3芯片对建立时间的需求？
   是的，在 DDR3 pin 上所量到的 Setup time，要大于这个值 (tI ...

多谢您，那就是说要下面的数据算出DDR3对建立时间的实际需求，然后在实际的仿真波形上测量建立时间，和这个需求值比较，对吗？
6 w- r# u& W+ z& H" t/ @
! T" i  |) G6 y6 m7 \

' N! u) Q1 e0 z$ I

snsArvin

cousins 发表于 2015-1-6 08:42
/ r3 m5 q- t0 ?1.tvb+tskew  tva-tskew   相位右偏为正，左偏为负  tvb为valid before 即理想DQ有效跳变前于strobe跳变的 ...

& [. C. O3 Z# Q& `: M6 [+ V时序余量是否可以直接从波形读取？

cousins

snsArvin 发表于 2015-1-6 09:06
时序余量是否可以直接从波形读取？

不能，要抓取cursor后再做计算

snsArvin

cousins 发表于 2015-1-6 09:17
不能，要抓取cursor后再做计算

1 c4 i/ ]( @2 ~5 m- i版主，您前面讲的余量计算：tvb+tskew ,tva-tskew，为什么没有减去建立时间？
7 }& a' V2 ]4 l7 ^

cousins

因为tvb+tskew就是实际的建立时间，减去datasheet中的requirement就是裕量
# ^2 m+ c* j( O# ~4 F. \$ Xtva-tskew是实际的保持时间，减去datasheet中的requirement就是裕量