|
|
本帖最后由 pjh02032121 于 2015-2-1 22:59 编辑
( v' R: v* r3 b; a5 I3 N: l& ^4 h: [# W& @" x* ]7 } N
1.关于RDL，看过书后还不是很明白。能否在介绍下。' ]2 e* V1 s. T
RDL（redistribution layer），wirebond芯片的I/O pin一般是分布在芯片四周，为改变pin的位置，芯片在加工完成后，在芯片的表面再增加一层或多层布线以改变pin的位置，一般是做成flipchip形式。$ Z- s+ F2 j: [( T G: C5 Z6 U
芯片做RDL一般有两种考虑，一是性能，二是工艺成本。, V# W; |; h- k( _% u
想了解RDL的工艺过程，请参考：http://www.chipbond.com.tw/eng_service_03_02.aspx
! V" x. C' n" }1 Z
$ {) f3 O3 X( i2，是否一定需要定义电源和地环（这里是否是为了设置wirebond导向线）？ring设置里对间距有什么要求（书里有700um和500um）。还有就是第一个ring和第二个ring的间距要求。1 q* `. a- p7 @6 N; q8 _0 |
Power/Ground Ring不是必须的，跟WB-guide-line也没必然联系。加P/G ring的设计，一般是处理器类的芯片，对PI有要求。9 _6 o- z' p E; c) k( h' x- s" q
Ring间距和宽度都是根据封装工艺和基板加工工艺能力来定的，目前间距50um，宽度100都没有问题。Ring做的宽对PI有益。
1 D8 [2 ?+ L0 \3 N4 }! |/ ?- G3 L
8 v# t, ]4 e8 w/ d/ M. y) J3，wirebond参数的设置。金线弧形的的设置，国内的封装厂有没有一些标准的弧形（刚入门这行，对工艺不熟悉），或者有没对wirebond工艺详细介绍的书。
0 z+ _! \' k' U+ }2 b+ gapd/sip软件里自带了K&S（最大的wirebond设备制造商）的标准弧形设置，你可以自己查看。
% q' H& b# e5 W O1 ^# x0 `3 R2 ?封装厂一般都不会看这些标准的，每个都有自己的标准，甚至每个工程师的标准都不同。
- x* r- q0 @) s( f8 j2 |除非一些射频或高速的信号对金线弧形有要求外，一般不要给封测厂提额外的要求，省钱省事。
3 A5 x( Q3 k5 }- g) U0 h4 x8 Y& c$ _0 Y( J8 \7 Z$ L5 q
4.finger的移动有没更好的方法，先select在选中在右键move很麻烦。
+ R, i" Q% d+ O你可以在移动完一个finger后，右键advanced/set default...,这样软件会记住你的操作，下次再选择finger就可直接移动了。
( h. k! M3 a4 F* d m. N. J- m# G# Z* ~# _4 V; i* f
5.如果遇到bga有300个PIN，而信号只有80个。ballmap怎么排比较好？
% m2 h* v% e2 u8 L9 q" q/ `% F; u没特别要求的话，就近原则，finger扇出后直接via到ball，剩下的都电源和地，平均分布一下即可。& F% T! i- U3 C K1 W
) ]& C3 ?5 z9 o3 n
6.finger的大小？（这还是wirebond工艺的不熟悉）一般我们用到的finger是多大的，最小是多少？最大是多少？
8 H0 P- y. `) l3 O" Qfinger最小有限制，最大没有限制。
5 z5 G i( u( A* U最小一般和金线直径和设备能力相关，现在做金线直径2倍宽度/4倍长度都已经很成熟了。实际设计中，最好参考封装厂的设计规则。
/ f; e( y2 z0 V9 d& m
% S+ f0 X! i% t# Z7.finger在一个die里是否是用统一的大小。我可不可以把vss的finger做大一点？8 ~9 a- h9 _/ Q1 q' Y# S f
没有必要统一大小。P/G有时候要打多根线在一个finger上，必须做大才有足够的空间打下多根线。% X: Y* O9 z3 r% L
|
评分
-
查看全部评分
|
/1 
发表于 2015-1-31 10:31
收藏
淘帖
支持！
反对！
发表于 2015-2-1 22:56
楼主