找回密码
 注册
楼主: myeda_365
打印 上一主题 下一主题

高速信号SATA、PCIE、USB3.0等差分线串接0.1uf电容问题

[复制链接]

该用户从未签到

31#
发表于 2015-6-17 18:46 | 只看该作者
对于耦合电容的作用、位置大家都讨论的比较清晰了。关于电容值得确定,在某段连续全"1"的数据传输过程中,输出端电平会有一定的衰减,并且在再次跳转到“0”的过程中,跳转点比正常情况提前了(dalte t)。为了保证信号的完整,使得dalte t最小。推导过程省略,cmin=7.8*num*tc/r 得到最小值,由于容值越大esl 和esr越大,以及考虑电容本身的谐振频率。经验值在0.01u到1u之间。

该用户从未签到

32#
发表于 2015-6-18 11:34 | 只看该作者
若华110 发表于 2015-4-28 09:22
6 A2 l, o+ m, `6 z. T) d7 Z1.高速线上的0.1uf的电容是交流耦合电容,只要是交流耦合必须要的,否则就是直流耦合了。
  r# m/ p4 M; p! J$ B2.关于0.1uf电容 ...
* ], E* n' c( A  b9 _/ q) m- o& p
又学习了!!!!!
$ @- y  Q% r2 j3 U* ?6 E2 V

该用户从未签到

34#
发表于 2015-9-10 09:57 | 只看该作者
学习了,讨论得很好

该用户从未签到

35#
发表于 2016-4-27 11:17 | 只看该作者
分析得好透彻
  • TA的每日心情
    开心
    2021-8-19 15:42
  • 签到天数: 21 天

    [LV.4]偶尔看看III

    36#
    发表于 2018-4-4 17:35 | 只看该作者
    不错,学习了!

    该用户从未签到

    37#
    发表于 2018-8-26 21:23 | 只看该作者
    学习学习  
  • TA的每日心情
    奋斗
    2021-1-8 15:35
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    38#
    发表于 2019-1-10 11:27 | 只看该作者
    为何PCIE的电容放驱动端、Sata放接口端?有人详细说一下吗,有的好像只有TX放电容,RX不放电容,还是没有彻底搞明白

    该用户从未签到

    39#
    发表于 2019-1-11 10:53 | 只看该作者
    若华110 发表于 2015-4-28 09:22+ a% z9 A5 H" m* F) j8 J: k
    1.高速线上的0.1uf的电容是交流耦合电容,只要是交流耦合必须要的,否则就是直流耦合了。, H$ U; U. u( s1 C% Y6 ]# t
    2.关于0.1uf电容 ...
    # `& h. G8 l6 E8 V
    受教了2 P8 c. n; i) i' p) y1 X  e3 n. j

    该用户从未签到

    42#
    发表于 2019-1-12 13:20 | 只看该作者
    我一般外挂设计时都是加大到  1uF的,反而稳定可靠;而且有一定理由支撑,这样做法;
  • TA的每日心情
    开心
    2021-1-29 15:36
  • 签到天数: 33 天

    [LV.5]常住居民I

    45#
    发表于 2019-4-2 16:16 | 只看该作者
    学习,受教了,谢谢!:):)
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-24 09:52 , Processed in 0.078125 second(s), 18 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表