高速信号SATA、PCIE、USB3.0等差分线串接0.1uf电容问题

dzkcool · 发表于 2015-3-7 08:56

如果是PCIe到连接器的，AC电容放连接器端。

chensi007 · 发表于 2015-3-7 22:54

myeda_365 发表于 2015-3-6 17:26
: S9 i4 K4 h5 K& l# q% M1 ^" Y; S不是AC电容不是已经隔直了吗？提供正确的直流偏置是什么意思

Sink端的直流偏置电压和source端的直流偏置电压不一样，故要采用ac电容耦合信号。

zlpkcnm · 发表于 2015-3-9 08:59

dzkcool 发表于 2015-3-7 08:56( X; i! G$ j4 J% \
如果是PCIe到连接器的，AC电容放连接器端。

版主说的没错，一般来说，AC电容需要离连接器的距离不要超过500MIL。

bluemare · 发表于 2015-3-10 13:17

ac电容，除了位置如上所述，还一定记得参看芯片手册中的电容规格要求，实际上，我们用在sata上的电容，耐压50v的，时间久了后，性能会有所下降，严重时，甚至无法识别硬盘，最好还是用芯片手册中规定的10v的---切记。

fallen · 发表于 2015-3-10 15:16

bluemare 发表于 2015-3-10 13:17% a }/ e* G: e5 I, M" L( r
ac电容，除了位置如上所述，还一定记得参看芯片手册中的电容规格要求，实际上，我们用在sata上的电容，耐压 ...

对你所说的很感兴趣，为什么用50V的反而会更差呢？请不吝赐教。

沙漠风铃 · 发表于 2015-3-10 16:05

这个电容应该放在靠近进口附近吧，电脑上的HDMI有类似的设计

荒村战士 · 发表于 2015-4-27 20:36

学习啦，都是高手啊！

若华110 · 发表于 2015-4-28 09:22

1.高速线上的0.1uf的电容是交流耦合电容，只要是交流耦合必须要的，否则就是直流耦合了。
2.关于0.1uf电容的选择。不是仅仅选择0.1uf这个值而已，电容选择的大小要看高速信号的频率（ex1G 10G 25G），也要看是否其需要传输低频信号（长0 长1的那种）。根据具体情况会有不同。但是为i什么我们一般都是选择0.1uf的电容呢？因为这个值基本可以满足大多数到10G的应用。
3.不是选择了此0.1UF的电容就完事了。电容的封装设计也非常重要。电容的封装一般选择越小越好，常用0201的。目的是减小电容处瞬态阻抗偏低。故会在电容处的焊盘特殊处理。电容的ESR ESL（特别重要）尽量小。

Flyingboy · 发表于 2015-4-28 11:06

学习啦阿拉阿拉阿拉阿拉

:lol:lol

jianguozoe · 发表于 2015-4-29 07:14

若华110 发表于 2015-4-28 09:22
3 T4 C1 N% ~/ k1.高速线上的0.1uf的电容是交流耦合电容，只要是交流耦合必须要的，否则就是直流耦合了。. K0 K' d0 K4 ~" p" l, v6 R E
2.关于0.1uf电容 ...

若华110兄弟的回答比较全面，赞一个，我补充一下：

1、电容看成一个阻抗不连续点（所以要求尽量跟传输线匹配），如果靠近接收端放，相同的反射系数下，信号经过通道衰减之后再反射会比一开始就反射的能量小。所以大多数的串行链路都要求靠接收端放，使用ADS仿真也可以发现放在接收端眼图质量要好。另外，在信号传输过程中，也可能串扰进去一些直流分量，导致接收出问题，所以对于高速差分信号（要求交流）一般加入耦合电容。耦合电容容值标准上有要求，太大太小都不好。

2、在SATA信号传输的过程中会有衰减,传的距离越长衰减会越厉害,所以会给他一个载波(也就是直流分量),在进入IC或都SATAdevice后再用串电容的方法把直流分量滤掉,这样做会有比较好的信号质量。也就是隔直作用。

3、PCIE放在发送端是协议规定的，记得放在近端TX是给detector 做充电检测device用的。

jianguozoe · 发表于 2015-4-29 07:17

若华110兄弟的回答比较全面，赞一个，我补充一下： 1、电容看成一个阻抗不连续点（所以要求尽量跟传输线匹配），如果靠近接收端放，相同的反射系数下，信号经过通道衰减之后再反射会比一开始就反射的能量小。所以大多数的串行链路都要求靠接收端放，使用ADS仿真也可以发现放在接收端眼图质量要好。另外，在信号传输过程中，也可能串扰进去一些直流分量，导致接收出问题，所以对于高速差分信号（要求交流）一般加入耦合电容。耦合电容容值标准上有要求，太大太小都不好。 2、在SATA信号传输的过程中会有衰减,传的距离越长衰减会越厉害,所以会给他一个载波(也就是直流分量),在进入IC或都SATAdevice后再用串电容的方法把直流分量滤掉,这样做会有比较好的信号质量。也就是隔直作用，所以放在接收端。 3、PCIE放在发送端是协议规定的，记得放在近端TX是给detector 做充电检测device用的。

myeda_365 · 发表于 2015-4-29 09:19

jianguozoe 发表于 2015-4-29 07:174 ?4 }; d( T* ?
若华110兄弟的回答比较全面，赞一个，我补充一下： 1、电容看成一个阻抗不连续点（所以要求尽量跟传输线匹 ...

补充的很好啊，对电容放置位置的原因阐述的很详细，就是最后一点，PCIE的不是很明白。能否再说明下啊，谢谢！！
总得来说，加电容是交流耦合作用，防止收发系统电平不同造成通信问题；容值大小频率有关；封装尽量小，是阻抗尽量连续；放置在接收端（PCIE协议要求）反射能量较小。感谢各位大神赐教啊，一人说一点就完整了

。

jerryzhu · 发表于 2015-5-2 14:53

学习了，MARK下，以后查询！！！

solomon2005 · 发表于 2015-5-31 22:54

mark

我wo · 发表于 2015-6-2 08:58

学习

帐号		自动登录	找回密码
密码			注册

高速信号SATA、PCIE、USB3.0等差分线串接0.1uf电容问题

点评

点评

点评

浏览过的版块

推荐内容 /1